JPWO2010119570A1 - 積層半導体装置及び積層半導体装置の製造方法 - Google Patents
積層半導体装置及び積層半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2010119570A1 JPWO2010119570A1 JP2011509163A JP2011509163A JPWO2010119570A1 JP WO2010119570 A1 JPWO2010119570 A1 JP WO2010119570A1 JP 2011509163 A JP2011509163 A JP 2011509163A JP 2011509163 A JP2011509163 A JP 2011509163A JP WO2010119570 A1 JPWO2010119570 A1 JP WO2010119570A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- electrical continuity
- electrodes
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
(a)半導体基板のデバイス面側とは反対側の基板裏面を研磨する工程、
(b)前記基板裏面から電気導通のない電極穴を加工する工程、
(c)前記基板裏面から電気導通のある貫通電極穴を加工する工程
(d)前記両電極穴中に側壁絶縁膜を堆積、加工し、さらに電極材を埋め込んで電極を形成する工程、
(e)前記両電極端の平坦化を行い半導体装置を形成する工程、
(f)前記(a)〜(e)の工程で得られた半導体装置を複数積層する工程を有する積層半導体装置の製造方法にある。
(g)前記半導体基板上のデバイス面側に金属パッドまたは金属バンプを形成する工程と、
(h)前記半導体基板上の前記貫通電極側に金属パッドまたは金属バンプを形成する工程から選ばれる少なくとも一つの工程をさらに有しても良い。
前記側壁絶縁膜の加工は、電極内に堆積させた絶縁膜の穴底絶縁膜を除去すると同時にデバイス側の電極面まで加工することが好ましい。
(a)半導体基板のデバイス面側とは反対側の基板裏面を研磨する工程、
(i)前記基板裏面にマスク材を堆積させる工程、
(j)電気導通のない電極穴を加工するためのマスクを作成し、加工する工程、
(k)電気導通のある貫通電極穴を加工するためのマスクを作成し、加工する工程、
(d)前記両電極穴中に側壁絶縁膜を堆積、加工し、さらに電極材を埋め込んで電極を形成する工程、
(e)前記両電極端の平坦化を行い半導体装置を形成する工程、
(f)前記(a)〜(e)の工程で得られた半導体装置を複数積層する工程を有する積層半導体装置の製造方法にある。
(g)前記半導体基板上のデバイス面側に金属パッドまたは金属バンプを形成する工程と、
(h)前記半導体基板上の前記貫通電極側に金属パッドまたは金属バンプを形成する工程から選ばれる少なくとも一つの工程をさらに有することが好ましい。
前記側壁絶縁膜の加工は、電極内に堆積させた絶縁膜の穴底絶縁膜を除去すると同時にデバイス側の電極面まで加工することが好ましい。
(l)半導体基板の一方の面に電極材を埋め込んで電気導通のある貫通電極を形成する工程、
(m)半導体基板のもう一方の面を研磨して電気導通のある貫通電極を露出する工程、
(b’)前記露出面を保護しながら前記露出面と同じ方向の面から電気導通のない電極穴を加工する工程、
(d’)前記電気導通のない電極穴中に電極材を埋め込んで電極を形成する工程、
(e)前記両電極端の平坦化を行い半導体装置を形成する工程、
(f’)前記(l)〜(e)の工程で得られた半導体装置を複数積層する工程を有する積層半導体装置の製造方法にある。
(g)前記半導体基板上のデバイス面側に金属パッドまたは金属バンプを形成する工程と、
(h)前記半導体基板上の前記貫通電極側に金属パッドまたは金属バンプを形成する工程から選ばれる少なくとも一つの工程をさらに有することが好ましい。
ここでは、via-Lastにおいて貫通電極を形成した積層半導体装置の実施例に関して説明する。はじめに、完成した半導体装置のデバイス側に金属バンプを形成する方法を説明する。デバイス側の最上部には、Alで形成された取り出し用のAl電極が面内に均一配置されており、それらの高さは皆同じである。回路設計により、予め内部回路との電気導通があるAl電極と電気導通がないAl電極の両方が形成されている。
実施の形態1において、電気導通のない電極を形成しない以外は、全て同様の操作を行って積層半導体装置を得た。これにより得られた半導体装置を半導体装置Bと表現する。
実施の形態1において電気導通のない電極を形成せず、さらに電気導通のある貫通電極以外の領域に金属バンプを形成しない以外は、全て同様の操作を行って半導体装置を得た。これにより得られた半導体装置を半導体装置Cと表現する。
実施の形態1において、デバイス面側に金属バンプを形成せず、さらに、半導体装置裏面側に金属バンプを形成しない以外は、全て同様の操作を行って半導体装置を得た。これにより得られた半導体装置を半導体装置Dと表現する。
次に、via-Firstにおいて貫通電極を形成した積層半導体装置の実施例に関して説明する。デバイス領域と最初のメタル配線(M1)を形成する手前まで半導体装置を作製した後、層間膜上から電気導通のある貫通電極用の穴を開口し、この貫通電極穴の内壁にCVD酸化膜で側壁絶縁膜を堆積させる。この時の貫通電極深さは31μmである。シード層(Ta/Cu)をスパッタで形成し、Cuメッキにて貫通電極穴内にCuを埋め込んだ後、余分なCuをCMPにて除去および平坦化することで、貫通電極同士を電気的に独立させた。この後、メタル配線層を形成する。この際、この貫通電極と配線層は電気的に繋がるので、この貫通電極は電気導通のある貫通電極となる。
実施の形態2において、電気導通のない電極を形成しない以外は、全て同様の操作を行って積層半導体装置を得た。これにより得られた半導体装置を半導体装置Fと表現する。
実施の形態2において電気導通のない電極を形成せず、さらに電気導通のある貫通電極以外の領域に金属バンプを形成しない以外は、全て同様の操作を行って半導体装置を得た。これにより得られた半導体装置を半導体装置Gと表現する。
実施の形態2において、デバイス面側に金属バンプを形成せず、さらに、半導体装置裏面側に金属バンプを形成しない以外は、全て同様の操作を行って半導体装置を得た。これにより得られた半導体装置を半導体装置Hと表現する。
2 デバイス領域
3 プロテクト膜
4 取り出し電極(デバイス側)
5 電気導通のある貫通電極(断面)
6 貫通電極のある領域
7 貫通電極のない領域
8 デバイス側の金属パッドまたは金属バンプ
9 半導体装置裏面側の金属パッドまたは金属バンプ
10 貫通電極ない領域に形成した金属パッドまたは金属バンプ
11 電気導通のある貫通電極端(平面)
12 電気導通のない電極端(平面)
13 半導体装置
14 配線層
15 電気導通のある貫通電極穴
16 電極内の側壁絶縁膜
17 電極内の埋め込み電極
18 貫通電極露出面
19 電気導通のない電極穴
20 電気導通のない電極(断面)
21 CVD酸化膜
22 両面バンプ付き電極チップ
23 インターフェースチップ
24 積層半導体装置
25 実装基板
26 アンダーフィル剤
27 ハンダバンプ
Claims (20)
- 電気導通のある貫通電極と電気導通のない電極を備えた半導体装置を複数積層したことを特徴とする積層半導体装置。
- 請求項1に記載の積層半導体装置において、前記両電極の電極端に金属パッドまたは金属バンプを形成したことを特徴とする積層半導体装置。
- 請求項2に記載の積層半導体装置において、前記金属パッドまたは金属バンプをデバイス面側か半導体装置裏面側のいずれか一方に形成したことを特徴とする積層半導体装置。
- 請求項2に記載の積層半導体装置において、前記金属パッドまたは金属バンプをデバイス面側と半導体装置裏面側の両方に形成したことを特徴とする積層半導体装置。
- 請求項1に記載の積層半導体装置において、前記電気導通のある貫通電極と前記電気導通のない電極を前記半導体装置内に均一に配置したことを特徴とする積層半導体装置。
- 請求項5に記載の積層半導体装置において、前記電気導通のある貫通電極と前記電気導通のない電極を前記半導体装置内の少なくともデバイス領域に格子状に均一に配置したことを特徴とする積層半導体装置。
- 請求項2に記載の積層半導体装置において、前記電気導通のある貫通電極と前記電気導通のない電極を前記半導体装置内に均一に配置したことを特徴とする積層半導体装置。
- 請求項7に記載の積層半導体装置において、前記電気導通のある貫通電極と前記電気導通のない電極を前記半導体装置内の少なくともデバイス領域に格子状に均一に配置したことを特徴とする積層半導体装置。
- 請求項3に記載の積層半導体装置において、前記電気導通のある貫通電極と前記電気導通のない電極を前記半導体装置内に均一に配置したことを特徴とする積層半導体装置。
- 請求項9に記載の積層半導体装置において、前記電気導通のある貫通電極と前記電気導通のない電極を前記半導体装置内の少なくともデバイス領域に格子状に均一に配置したことを特徴とする積層半導体装置。
- 請求項4に記載の積層半導体装置において、前記電気導通のある貫通電極と前記電気導通のない電極を前記半導体装置内に均一に配置したことを特徴とする積層半導体装置。
- 請求項11に記載の積層半導体装置において、前記電気導通のある貫通電極と前記電気導通のない電極を前記半導体装置内の少なくともデバイス領域に格子状に均一に配置したことを特徴とする積層半導体装置。
- (a)半導体基板のデバイス面側とは反対側の基板裏面を研磨する工程、
(b)前記基板裏面から電気導通のない電極穴を加工する工程、
(c)前記基板裏面から電気導通のある貫通電極穴を加工する工程
(d)前記両電極穴中に側壁絶縁膜を堆積、加工し、さらに電極材を埋め込んで電極を形成する工程、
(e)前記両電極端の平坦化を行い半導体装置を形成する工程、
(f)前記(a)〜(e)の工程で得られた半導体装置を複数積層する工程を有することを特徴とする積層半導体装置の製造方法。 - 請求項13に記載の積層半導体装置の製造方法において、
(g)前記半導体基板上のデバイス面側に金属パッドまたは金属バンプを形成する工程と、
(h)前記半導体基板上の前記貫通電極側に金属パッドまたは金属バンプを形成する工程から選ばれる少なくとも一つの工程をさらに有することを特徴とする積層半導体装置の製造方法。 - 請求項13に記載の積層半導体装置の製造方法において、
前記側壁絶縁膜の加工は、電極内に堆積させた絶縁膜の穴底絶縁膜を除去すると同時にデバイス面側の電極面まで加工することを特徴とする積層半導体装置の製造方法。 - (a)半導体基板のデバイス面側とは反対側の基板裏面を研磨する工程、
(i)前記基板裏面にマスク材を堆積させる工程、
(j)電気導通のない電極穴を加工するためのマスクを作成し、加工する工程、
(k)電気導通のある貫通電極穴を加工するためのマスクを作成し、加工する工程、
(d)前記両電極穴中に側壁絶縁膜を堆積、加工し、さらに電極材を埋め込んで電極を形成する工程、
(e)前記両電極端の平坦化を行い半導体装置を形成する工程、
(f)前記(a)〜(e)の工程で得られた半導体装置を複数積層する工程を有することを特徴とする積層半導体装置の製造方法。 - 請求項16に記載の積層半導体装置の製造方法において、
(g)前記半導体基板上のデバイス面側に金属パッドまたは金属バンプを形成する工程と、
(h)前記半導体基板上の前記貫通電極側に金属パッドまたは金属バンプを形成する工程から選ばれる少なくとも一つの工程をさらに有することを特徴とする積層半導体装置の製造方法。 - 請求項16に記載の積層半導体装置の製造方法において、前記側壁絶縁膜の加工は、電極内に堆積させた絶縁膜の穴底絶縁膜を除去すると同時にデバイス面側の電極面まで加工することを特徴とする積層半導体装置の製造方法。
- (l)半導体基板の一方の面に電極材を埋め込んで電気導通のある貫通電極を形成する工程、
(m)半導体基板のもう一方の面を研磨して電気導通のある貫通電極を露出する工程、
(b’)前記露出面を保護しながら前記露出面と同じ方向の面から電気導通のない電極穴を加工する工程、
(d’)前記電気導通のない電極穴中に電極材を埋め込んで電極を形成する工程、
(e)前記両電極端の平坦化を行い半導体装置を形成する工程、
(f’)前記(l)〜(e)の工程で得られた半導体装置を複数積層する工程を有することを特徴とする積層半導体装置の製造方法。 - 請求項19に記載の積層半導体装置の製造方法において、
(g)前記半導体基板上のデバイス面側に金属パッドまたは金属バンプを形成する工程と、
(h)前記半導体基板上の前記電極側に金属パッドまたは金属バンプを形成する工程から選ばれる少なくとも一つの工程をさらに有することを特徴とする積層半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/057767 WO2010119570A1 (ja) | 2009-04-17 | 2009-04-17 | 積層半導体装置及び積層半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010119570A1 true JPWO2010119570A1 (ja) | 2012-10-22 |
JP5559773B2 JP5559773B2 (ja) | 2014-07-23 |
Family
ID=42982250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011509163A Expired - Fee Related JP5559773B2 (ja) | 2009-04-17 | 2009-04-17 | 積層半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5559773B2 (ja) |
TW (1) | TWI416689B (ja) |
WO (1) | WO2010119570A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015029092A1 (ja) * | 2013-09-02 | 2015-03-05 | 国立大学法人東北大学 | エッチング方法及びlsiデバイスの製造方法、並びに3d集積化lsiデバイス製造方法 |
JP2017041558A (ja) * | 2015-08-20 | 2017-02-23 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
WO2024122643A1 (ja) * | 2022-12-09 | 2024-06-13 | 国立大学法人東京大学 | 半導体装置、その製造方法、放熱膜形成方法及び配線構造体 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3908147B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 積層型半導体装置及びその製造方法 |
JP2007250561A (ja) * | 2004-04-12 | 2007-09-27 | Japan Science & Technology Agency | 半導体素子および半導体システム |
JP2006253587A (ja) * | 2005-03-14 | 2006-09-21 | Toshiba Corp | 半導体装置及びその組立方法 |
-
2009
- 2009-04-17 WO PCT/JP2009/057767 patent/WO2010119570A1/ja active Application Filing
- 2009-04-17 JP JP2011509163A patent/JP5559773B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-12 TW TW099111268A patent/TWI416689B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP5559773B2 (ja) | 2014-07-23 |
TWI416689B (zh) | 2013-11-21 |
WO2010119570A1 (ja) | 2010-10-21 |
TW201110299A (en) | 2011-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112470270B (zh) | Tsv上的偏移焊盘 | |
KR102256262B1 (ko) | 집적 회로 패키지 및 방법 | |
TWI671814B (zh) | 堆疊晶粒和形成接合結構的方法 | |
US20200168584A1 (en) | Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods | |
US12087719B2 (en) | Bond pad with micro-protrusions for direct metallic bonding | |
US9240349B2 (en) | Interconnect structures for substrate | |
TWI528505B (zh) | 半導體結構及其製造方法 | |
TWI229890B (en) | Semiconductor device and method of manufacturing same | |
TWI575664B (zh) | 封裝結構及其形成方法 | |
KR101107858B1 (ko) | 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법 | |
TW201535603A (zh) | 空腔基板保護之積體電路與製造方法 | |
TWI571985B (zh) | 扇出晶圓級封裝及其製作方法 | |
JP2012515432A (ja) | シリコン貫通電極(tsv)を露出させ接触させる高歩留まりの方法 | |
TWI773400B (zh) | 半導體元件及其製造方法 | |
US20240170435A1 (en) | Anisotropic conductive film with carbon-based conductive regions and related semiconductor device assemblies and methods | |
TW201701429A (zh) | 晶圓級封裝及其製作方法 | |
JP5559773B2 (ja) | 積層半導体装置の製造方法 | |
TW201642428A (zh) | 矽中介層與其製作方法 | |
TWI851907B (zh) | 半導體封裝及其形成方法 | |
TW202410298A (zh) | 具有金屬平面層的基板穿孔以及製造其之方法 | |
KR20120120776A (ko) | 관통실리콘비아를 구비한 반도체 패키지 및 그 제조 방법 | |
KR20120022193A (ko) | 반도체 소자 및 그 형성 방법 | |
KR20120126723A (ko) | 반도체 소자 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5559773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |