JP3908147B2 - 積層型半導体装置及びその製造方法 - Google Patents

積層型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3908147B2
JP3908147B2 JP2002313528A JP2002313528A JP3908147B2 JP 3908147 B2 JP3908147 B2 JP 3908147B2 JP 2002313528 A JP2002313528 A JP 2002313528A JP 2002313528 A JP2002313528 A JP 2002313528A JP 3908147 B2 JP3908147 B2 JP 3908147B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
electrode pad
stacked
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002313528A
Other languages
English (en)
Other versions
JP2004152811A (ja
Inventor
敏夫 木村
義久 土津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002313528A priority Critical patent/JP3908147B2/ja
Priority to US10/670,194 priority patent/US20040080013A1/en
Publication of JP2004152811A publication Critical patent/JP2004152811A/ja
Application granted granted Critical
Publication of JP3908147B2 publication Critical patent/JP3908147B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
本発明は、貫通電極を有する半導体装置、及びこの半導体装置を複数個積層することにより、高機能化、小型化及び薄型化を図るための積層型半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化の要求に対応するものとして、また、組立工程の自動化に適合するものとして、ＣＳＰ（Chip Size Package）型半導体装置が広く用いられている。
【０００３】
図３０は、ワイヤボンドタイプのＣＳＰ型半導体装置１００の断面構造の一例を示している。上記ワイヤボンドタイプのＣＳＰ型半導体装置１００では、半導体チップ１０１の周辺に設けられた電極パッド１０２からＡｕワイヤ１０３を介して回路基板であるインターポーザ基板１０４に電気的な接続が行われ、インターポーザ基板１０４の裏面に設けられた外部取り出し電極１０５を介して、図示しない外部機器に接続されるようになっている。
【０００４】
Ａｕワイヤ１０３によるワイヤボンディングによって、半導体チップ１０１に形成されている電極パッド１０２とインターポーザ基板１０４との電気的な接続が行われる。このため、Ａｕワイヤ１０３の高さ分だけ高くなり、さらにＡｕワイヤ１０３の保護のためにモールド樹脂１０６による封止が必要となるため、ワイヤボンドタイプのＣＳＰ型半導体装置１００の薄型化が図り難いという問題点を有している。
【０００５】
また、この問題を解決するために、図３１（ａ）に示すＦＣＢ（Flip Chip Bonding)タイプのものと、図３１（ｂ）に示す貫通電極を有するもの等がある。これらのＣＳＰ型半導体装置では、ワイヤを不要とすることによって半導体装置の薄型化を図ることができる。
【０００６】
図３１（ａ）に示すＦＣＢタイプの半導体装置２００では、半導体チップ２０１は、電極パッド２０２上に形成された突起電極２０３を介して、インターポーザ基板２０４の接続パッド２０５と電気的に接続されている。この時、半導体チップ２０１の回路形成面２０６とインターポーザ基板２０４とは対向する向きに接続され、回路形成面２０６とインターポーザ基板２０４との間には、半導体チップ２０１の保護と接続部の保護とのために封止樹脂２０７にて封止されている。
【０００７】
また、図３１（ｂ）に示す貫通電極により電気的接続が行われた半導体装置２１０では、半導体チップ２１１に形成された貫通電極２１２とインターポーザ基板２１３に形成された接続パッド２１４とは、突起電極２１５を介して電気的に接続されている。必要に応じて、半導体チップ２１１とインターポーザ基板２１３との界面に、封止樹脂２１６を注入し封止することも可能である。この場合、半導体チップ２１１の回路形成面２１７は上向きである。
【０００８】
最近では、これらの半導体装置において、例えば特許文献１〜特許文献３に開示されているように、実装効率を高めるために、半導体装置としてのフィルムキャリア半導体モジュールを複数積み重ねて、電気的に接続したマルチチップ半導体装置が提案されている。
【０００９】
上記の特許文献１に記載のマルチチップ半導体装置３００は、図３２に示すように、３つの半導体装置３０１ａ・３０１ｂ・３０１ｃが下から順に積層されてなっている。各半導体装置３０１ａ・３０１ｂ・３０１ｃは、それぞれ、大きく分けて、素子がそれぞれ集積形成されたシリコン基板３０２・３０２・３０２と、集積形成された素子を所定の関係に接続するための多層配線層３０３・３０３・３０３と、これら各多層配線層３０３の層間絶縁膜３０４及び各シリコン基板３０２を貫通する貫通口３０５内に形成され、各半導体装置３０１ａ・３０１ｂ及び半導体装置３０１ｂ・３０１ｃ同士を電気的に接続するための接続プラグである貫通電極３０６及び開口絶縁膜３０７とから構成されている。上記貫通電極３０６…は、グランド端子や電源端子、及びその他の信号端子等の外部接続用端子に利用されるものであり、各半導体装置３０１ａ・３０１ｂ・３０１ｃ毎に、各用途に応じて複数設けられている。また、各シリコン基板３０２の裏面における上記貫通電極３０６以外の領域は裏面絶縁膜３０８にて被覆されている。
【００１０】
また、各半導体装置３０１ａ・３０１ｂ・３０１ｃの各多層配線層３０３には、上記金属プラグ３０６に電気的に接続された電極パッド３０９がそれぞれ設けられている。そして、半導体装置３０１ａの貫通電極３０６は、電極パッド３０９及び半田バンプ３１０を介して半導体装置３０１ｂの貫通電極３０６に接続されるとともに、半導体装置３０１ｂの貫通電極３０６は、電極パッド３０９及び半田バンプ３１０を介して半導体装置３０１ｃの貫通電極３０６に接続されている。
【００１１】
これにより、各半導体装置３０１ａ・３０１ｂ・３０１ｃは、相互に電気的に接続されていることになり、積層型半導体装置が完成される。
【００１２】
ところで、上記従来の積層型半導体装置では、上下間の電気的導通をとる場合、同一信号端子は同じ端子位置にて上下間の電気的導通を確保している。
【００１３】
【特許文献１】
特開平１０−２２３８３３号公報（１９９８年８月２１日公開）
【００１４】
【特許文献２】
特許第３１８６９４１号公報（２００１年５月１１日発行）
【００１５】
【特許文献３】
ＵＳ特許第６，１８４，０６０号明細書（２００１年２月６日登録）
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来の貫通電極を形成した積層型半導体装置では、素子領域の外側に貫通孔を作成していたが、積層する半導体装置が多段になればなる程、貫通電極のための貫通孔が増加する。また、多段になる程、半導体装置は電気的な動作をせず、下層又は上層の半導体装置の橋渡し的な役目のみを行うスルー用貫通電極も必要になる。
【００１７】
この結果、貫通孔を形成するために積層型半導体装置の周辺部が大きくなり、積層型半導体装置の小型化が図れないという問題点を有している。
【００１８】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、多数の貫通電極を設けることに伴う、装置の大型化防止及び多段積層の困難化解消を図り得る積層型半導体装置及びその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の積層型半導体装置は、上記課題を解決するために、素子領域から導かれる１つの電極パッドの領域内に半導体チップの表裏間を貫通する貫通電極が複数個接続されてなる半導体装置が複数積層されており、前記貫通電極のうち少なくとも１種類は、前記電極パッドとは電気的に接続されないスルー用貫通電極であることを特徴としている。
【００２０】
すなわち、従来では、貫通電極を電極パッドの領域外における電極パッドの周辺に設け、その貫通電極を介して上下の半導体装置のコンタクトを取っていた。
【００２１】
しかし、この場合、半導体装置の積層数が増加すると貫通電極の本数が増え、半導体チップの周辺に広い貫通電極のスペースを設けなければならないので、積層型半導体装置の小型化が図れないという問題があった。
【００２２】
しかし、本発明では、電極パッドの領域内に半導体チップの表裏間を貫通する貫通電極が複数個接続されてなる。したがって、電極パッドの領域を貫通電極の形成スペースに使用できる。
【００２３】
この結果、半導体チップの周辺部を広く形成する必要がないので、半導体チップの周辺部だけではスペースを確保できなくなるのを緩和させることができるとともに、積層型半導体装置の小型化を図ることができる。また、多段積層も容易に実現できるようになる。
【００２４】
したがって、多数の貫通電極を設けることに伴う、装置の大型化防止及び多段積層の困難化解消を図り得る積層型半導体装置を提供することができる。
【００２５】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記電極パッドは、素子領域を取り囲むように各半導体チップの周辺に設けられていることを特徴としている。
【００２６】
上記の発明によれば、前記各電極パッドは、素子領域を取り囲むように各半導体チップの周辺に設けられているので、貫通電極を形成する際に素子領域が邪魔になるということがない。
【００２７】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記貫通電極のうち少なくとも１種類は、前記電極パッドと電気的に接続される接続用貫通電極であることを特徴としている。
【００２８】
上記の発明によれば、貫通電極のうち少なくとも１種類は、前記電極パッドと電気的に接続される接続用貫通電極である。
【００２９】
このため、一般的な素子領域に接続される接続用貫通電極を形成することができる。
【００３０】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記貫通電極のうち少なくとも１種類は、前記電極パッドとは電気的に接続されないスルー用貫通電極であることを特徴としている。
【００３１】
上記の発明によれば、貫通電極のうち少なくとも１種類は、前記電極パッドとは電気的に接続されないスルー用貫通電極である。したがって、貫通電極として、素子領域に接続されないで単に半導体装置をスルーするためだけのスルー用貫通電極が設けられることになる。この結果、半導体装置に発生する熱をスルー用貫通電極を介して外部に逃したり、上層の半導体装置の接続用貫通電極に連結することにより、下層の半導体装置側に導くことができる。
【００３２】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記電極パッドの領域外にさらに貫通電極が設けられていることを特徴としている。
【００３３】
上記の発明によれば、電極パッドの領域外にさらに貫通電極が設けられているので、電極パッドの領域内に貫通電極を形成し、さらに、電極パッドの領域外にもさらに貫通電極を形成することによって、多層の積層型半導体装置にも対応することが可能となる。
【００３４】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記各半導体装置の貫通電極同士がバンプを介して接続されることにより、各半導体装置が積層されていることを特徴としている。
【００３５】
上記の発明によれば、各半導体装置の貫通電極同士がバンプを介して接続されることにより、各半導体装置が積層されているので、積層工程を容易に行うことができる。
【００３６】
また、本発明の積層型半導体装置の製造方法は、上記課題を解決するために、半導体装置を形成する半導体装置製造工程と、上記半導体装置を複数積層する半導体装置積層工程とを含む一方、上記半導体装置製造工程は、素子領域から導かれた１つの電極パッドの領域内に所定形状の複数の開口部を有するマスクを用いて、上記電極パッドを貫いて半導体チップに所定の深さを有する溝部を、前記電極パッドの領域内に複数形成する工程と、上記複数の溝部の内壁に絶縁膜を形成する工程と、上記複数の溝部のうち少なくとも１つの溝部以外の溝部において、当該溝部の内壁に形成した絶縁膜のうち、前記電極パッドと同層部分を除去する工程と、上記複数の溝部に導電材料を充填する工程と、上記半導体チップの裏面の一部を除去して上記導電材料を露出させることにより、半導体チップの表裏を貫通する上記導電材料からなる貫通電極を複数形成する工程とをこの順に含むことを特徴としている。
【００３７】
上記の発明によれば、積層型半導体装置の製造方法は、まず、半導体装置を形成する半導体装置製造工程と、上記半導体装置を複数積層する半導体装置積層工程とを含む。
【００３８】
そして、上記半導体装置製造工程は、素子領域から導かれた電極パッドの領域内に所定形状の開口部を有するマスクを用いて、上記電極パッドを貫いて半導体チップに所定の深さを有する溝部を形成する工程と、上記溝部の内壁に絶縁膜を形成する工程と、上記溝部に導電材料を充填する工程と、上記半導体チップの裏面の一部を除去して上記導電材料を露出させることにより、半導体チップの表裏を貫通する上記導電材料からなる貫通電極を形成する工程とをこの順に含む。
【００３９】
したがって、この工程にて積層型半導体装置を製造することにより、例えば、既存の電極パッドが形成された半導体装置にて積層型半導体装置の製造する場合において、容易に、電極パッドの領域内に貫通電極を形成することができる。
【００４０】
したがって、多数の貫通電極を設けることに伴う、装置の大型化防止及び多段積層の困難化解消を図り得る積層型半導体装置の製造方法を提供することができる。
【００４１】
また、本発明の積層型半導体装置の製造方法は、上記記載の積層型半導体装置の製造方法において、前記半導体装置製造工程における溝部の内壁に絶縁膜を形成する工程と前記溝部に導電材料を充填する工程との間に、上記溝部の内壁に形成した絶縁膜のうち、電極パッドと同層部分を除去する工程を含むことを特徴としている。
【００４２】
上記の発明によれば、前記半導体装置製造工程における溝部の内壁に絶縁膜を形成する工程と前記溝部に導電材料を充填する工程との間に、上記溝部の内壁に形成した絶縁膜のうち、電極パッドと同層部分を除去する工程を含む。
【００４３】
したがって、これにより、スルー用貫通電極を容易に形成することができる。
【００４４】
また、本発明の積層型半導体装置の製造方法は、上記記載の積層型半導体装置の製造方法において、前記半導体装置製造工程において、前記電極パッドの領域外にもさらに貫通電極を形成する工程を含むことを特徴としている。
【００４５】
上記の発明によれば、前記半導体装置製造工程において、前記電極パッドの領域外にもさらに貫通電極を形成する工程を含む。したがって、電極パッドの領域内に貫通電極１を形成し、さらに、電極パッドの領域外にもさらに貫通電極を形成することによって、多層の積層型半導体装置にも対応できる積層型半導体装置を容易に製造することができる。
【００４６】
また、本発明の積層型半導体装置の製造方法は、上記記載の積層型半導体装置の製造方法において、前記半導体装置製造工程において、前記溝部を形成する工程の前に、素子領域から導かれる電極パッドを形成する工程を含むとともに、上記電極パッドを形成する工程では、電極パッドの領域をマスク変更により省スペース化して形成する一方、上記省スペース化による電極パッド空き領域に貫通電極を形成する工程をさらに含むことを特徴としている。
【００４７】
上記の発明によれば、前記半導体装置製造工程において、前記溝部を形成する工程の前に、素子領域から導かれる電極パッドを形成する工程を含むとともに、上記電極パッドを形成する工程では、電極パッドの領域をマスク変更により省スペース化して形成する一方、上記省スペース化による電極パッド空き領域に貫通電極を形成する工程をさらに含む。
【００４８】
したがって、従来では、大きな電極パッドが存在したが、その電極パッドを小さく形成することによって、従来電極パッドがあるはずの箇所に生まれたスペースにさらに貫通電極を形成することができる。
【００４９】
また、本発明の積層型半導体装置の製造方法は、上記記載の積層型半導体装置の製造方法において、前記半導体装置製造工程における電極パッドを貫いて半導体チップに所定の深さを有する溝部を形成する工程において、上記溝部は電極パッドの領域内に複数形成されることを特徴としている。
【００５０】
上記の発明によれば、前記半導体装置製造工程における電極パッドを貫いて半導体チップに所定の深さを有する溝部を形成する工程において、上記溝部は電極パッドの領域内に複数形成される。
【００５１】
このため、一つの電極パッドの領域内に、接続用貫通電極とスルー用貫通電極とを複数個形成することができる。
【００５２】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図９に基づいて説明すれば、以下の通りである。
【００５３】
本実施の形態の積層型半導体装置３０は、図１に示すように、上側から順に第１半導体装置１０ａ、第２半導体装置１０ｂ、第３半導体装置１０ｃ、第４半導体装置１０ｄ、及び第５半導体装置１０ｅの例えば５段の各半導体装置１０が積層されたものからなっている。なお、本実施の形態では、５段の各半導体装置１０が積層されたものからなっているが、必ずしもこれに限らず、他の複数段であってもよい。
【００５４】
上記の積層型半導体装置３０には、各半導体装置１０…を相互に電気的に接続するために、１個の半導体装置１０における後述する半導体チップ８の表裏間を貫通する貫通電極１…が設けられている。これによって、例えば、最上段の第１半導体装置１０ａの表面に形成された電極パッド２が、最下段の第５半導体装置１０ｅに至るまで電気的に接続され、当該最下段の第５半導体装置１０ｅの裏面から外部の図示しない例えばインターポーザ基板等の基板に接続可能となっている。
【００５５】
すなわち、各半導体装置１０における半導体チップ８の基本形態は、図３（ａ）（ｂ）に示すように、半導体ウエハからなるシリコン（Ｓｉ）基板３の略中央位置に素子領域４を有し、その素子領域４からは複数の３層になったアルミニウム（Ａｌ）又は銅（Ｃｕ）からなる図示しない配線パターンが互いに層間絶縁膜６…にて絶縁された状態で外側に延びて形成されている。
【００５６】
上記各配線パターンの先端は、半導体チップ８の周辺部に設けられた電極パッド２まで延びており、この電極パッド２は半導体チップ８の表面に形成されているパッシベーション膜７から露出したものとなっている。上記電極パッド２…は、半導体チップ８の周辺部において、素子領域４を取り囲むように複数設けられており、これら電極パッド２…は、外部取り出し用電極の機能を果たすものとなっている。なお、本実施の形態では、３層の配線パターンについて説明しているが、配線パターンは必ずしも３層に限らず、１層でもよく、又は他の複数でも良い。
【００５７】
すなわち、半導体チップ８内には、素子領域４から延びる無数の微細な配線が配線パターンとして走っている。上記の電極パッド２は、上記の配線パターンの中で外部との電気的なやり取りを行うために、配線パターンの先端に設けられかつ半導体チップ８の周辺に配置されている比較的大きな電極端子をいうものであり、半導体チップ８の表面に露出するものである。
【００５８】
また、上記の素子領域４は、半導体素子の電気的な動きのある場所をいうものであり。スイッチングを行う部分をいう。具体的には、ソース・ゲート・ドレインの部分である。
【００５９】
本実施の形態の積層型半導体装置３０は、上記基本形態の構成を有する半導体装置１０を５段に積層したものである。
【００６０】
ところで、積層型半導体装置３０において各半導体装置１０…を積層するためには、貫通電極１の形成が必要となる。ここで、従来では、上記電極パッド２の外側に貫通孔を形成して貫通電極１を作成していたが、積層する半導体装置１０…が多段になればなる程貫通電極１のための貫通孔が増加する。また、多段になる程、下層又は上層の半導体装置１０の橋渡し的な役目のみを行うスルー用貫通電極も必要になる。すなわち、例えば、３段積層の半導体装置と５段積層の半導体装置とでは、行って帰る信号の箇所が同じとは限らず、違う箇所に信号が帰ることもあるので、貫通電極１の数は増える。
【００６１】
この結果、貫通孔を形成するために半導体チップ８の周辺部が大きくなり、積層型半導体装置の小型化が図り難いという問題点があった。
【００６２】
そこで、本実施の形態では、図１及び図２（ａ）〜（ｅ）に示すように、上記の電極パッド２の領域内に貫通電極１を形成するようにしている。
【００６３】
この積層型半導体装置３０では、図１において最も左には、第２半導体装置１０ｂと第３半導体装置１０ｃとの接続を図るために第２半導体装置１０ｂの電極パッド２に接続される貫通電極１となっているとともに、第３半導体装置１０ｃの貫通電極１は絶縁膜９によって第３半導体装置１０ｃの電極パッド２とは絶縁されたものとなっている。
【００６４】
ここで、本実施の形態では、電極パッド２に接続される貫通電極１を接続用貫通電極１１と呼ぶ一方、電極パッド２に接続されない貫通電極１をスルー用貫通電極１２と呼んでいる。
【００６５】
したがって、図１において左から２つ目の貫通電極１は、第１半導体装置１０ａが接続用貫通電極１１であり、第２半導体装置１０ｂ〜第５半導体装置１０ｅはスルー用貫通電極１２…となっている。すなわち、スルー用貫通電極１２は、前述したように、下層又は上層の半導体装置１０…の橋渡し的な役目のみを行っている。
【００６６】
また、本実施の形態の積層型半導体装置３０では、上側から２段目の第２半導体装置１０ｂにおける同図１の左側の電極パッド２に着目すると、この電極パッド２は第２半導体装置１０ｂにおける前記素子領域４からの一つの信号を取り出して下層の第３半導体装置１０ｃに接続するためのものである一方、この電極パッド２の領域内に、図１において左から２つ目の貫通電極１であるスルー用貫通電極１２が形成されているものとなっている。
【００６７】
したがって、本実施の形態では、ある信号を流すための電極パッド２の領域内に、異なる信号を流すためのスルー用貫通電極１２が形成されているということにもなる。
【００６８】
本実施の形態では、図２（ａ）〜（ｅ）に示すように、この電極パッド２内の領域には、例えば、１〜９個の貫通電極１を形成している。ただし、必ずしもこれに限らず、さらに多くの貫通電極１…を形成することが可能である。このように、本実施の形態の積層型半導体装置３０では、電極パッド２の領域内に、貫通電極１…が複数形成されている。そして、その電極パッド２の領域内の貫通電極１は、接続用貫通電極１１又はスルー用貫通電極１２のいずれであってもよい。
【００６９】
なお、本実施の形態では、当初の各半導体装置１０は、電極パッド２の下に未だ貫通電極１が形成されていない半導体装置であることを前提に説明しているが、必ずしもこれに限らず、既に電極パッド２の下に貫通電極１が存在する半導体装置であってもよい。その電極パッド２の空き領域に追加の貫通電極１を形成することができるためである。
【００７０】
上記構成の半導体装置１０における電極パッド２に、接続用貫通電極１１とスルー用貫通電極１２との貫通電極１を同時に形成する方法について図４〜図１０に基いて説明する。
【００７１】
例えば、図４（ａ）に示すように、半導体装置１０の周辺部において、表面のパッシベーション膜７から露出する電極パッド２が２箇所に設けられているとする。上記の電極パッド２の大きさは、例えば７０μｍ角である。
【００７２】
これら電極パッド２…の下側には、２層の配線パターン５…が層間絶縁膜６・６を介して形成されている。すなわち、配線パターン５…は３層からなり、最上層の配線パターン５が電極パッド２となっている。また、最下層の配線パターン５の下側には、層間膜１３が設けられており、その下側はシリコン（Ｓｉ）基板３となっている。上記の配線パターン５は、例えば、金属配線にてなり、直接電気を流すための配線である。通常、アルミニウム（Ａｌ）９９％にシリコン（Ｓｉ）１％、アルミニウム（Ａｌ）９９％に銅（Ｃｕ）１％、アルミニウム（Ａｌ）＋パラジウム（Ｐｄ）、又は銅（Ｃｕ）のみ等の金属が用いられる。なお、本発明においては、この金属の種類にはこだわらない。
【００７３】
この電極パッド２に貫通電極１を形成するための貫通孔作成の前準備として、まず、図４（ｂ）に示すように、ウエハ全体にレジスト１４の塗布を行う。次いで、貫通パターン作成のため、縮小投影型露光機を使用し、電極パッド２の領域内に例えば１０μｍ角の貫通孔用のパターンを１カ所から最大９ヶ所を開口し、電極パッド２を露出した状態にする。なお、説明においては、分かり易くするため、各電極パッド２に１個の貫通孔を形成することとする。
【００７４】
ここで、上記縮小投影型露光機は、世間一般では「ステッパー」と呼ばれており、微細な加工を行い易くするための装置として、半導体製造には欠かせないものである。この縮小投影型露光機では、マスクを等倍では使用せず縮小することによって微細なパターニングができる。すなわち、等倍で有ればマスク作成時に１μｍパターンは難しいが、１：５のステッパーであれば５μｍの形状で作成できるようになる。
【００７５】
次いで、図４（ｃ）に示すように、ドライエッチングにて、露光した部分であるアルミニウム（Ａｌ）−シリコン（Ｓｉ）配線又はアルミニウム（Ａｌ）−銅（Ｃｕ）配線からなる電極パッド２のエッチングを行う。ここで、ドライエッチングとは、化学反応を利用して材料層や薄膜を形状加工するエッチング（蝕刻）のうち、ガスやプラズマやイオンにより気相-固相界面反応を用いる方法をいう。エッチング種が材料表面に吸着されると化学反応が起こり、表面から離脱した生成物を外部を廃棄除去することによってエッチングが進行する。薬液を使用するウエットエッチング（湿式蝕刻）に対し、乾式蝕刻とも呼ばれるものである。
【００７６】
次いで、腐食が発生しないように直ぐに防腐食処理を行う。具体的には、ポリマー除去→水洗処理を行う。続けて、図４（ｄ）に示すように、層間絶縁膜６をドライエッチングにてエッチングする。ここで、ドライエッチャーでは異種の膜質を連続エッチングするが、使用ガス種の違いからなるチャンバ内の雰囲気や、特に金属腐食等を懸念してできるだけ大気に触れない理由からも、マルチチャンバ型ドライエッチャーを使用するのが好ましい。
【００７７】
次いで、図５（ａ）（ｂ）（ｃ）（ｄ）に示すように、上記の工程を、さらに２層の配線パターン５・５について繰り返し、層間膜１３をエッチングすることにより、シリコン（Ｓｉ）基板３の上面にまで到達する。
【００７８】
次いで、図６（ａ）に示すように、シリコン（Ｓｉ）深堀用ドライエッチャーにてシリコン（Ｓｉ）基板３のエッチングを行う。このときのシリコン（Ｓｉ）基板３のエッチングは、例えば５０μｍから７０μｍであり、シリコン（Ｓｉ）基板３の層厚さの途中で終了する。
【００７９】
次いで、図６（ｂ）に示すように、パッシベーション膜７の上面に塗布されていたレジスト１４の剥離を行い、図６（ｃ）に示すように、接続用貫通電極１１のための貫通孔１ａである接続用貫通電極貫通孔１１ａ及びスルー用貫通電極１２のための貫通孔１ａであるスルー用貫通電極貫通孔１２ａの壁面に絶縁膜成長設備にて側壁絶縁膜１５を成長させる。本実施の形態では、深い穴の内壁に側壁絶縁膜１５を形成するために、化学気相成長(ＣＶＤ:Chemical Vapor Deposition）によってＴＥＯＳ（Tetra Etyl Ortho Silicate)酸化膜を形成した。今回は、内壁に例えば１μｍ程度の厚みが形成されるようにした。なお、このＴＥＯＳ酸化膜とは、二酸化ケイ素（ＳｉＯ2）の化学気相成長（ＣＶＤ）で用いられる液体ソースの一種であるＴＥＯＳを使ってシリコン（Ｓｉ）上に形成した酸化膜のことをいう。
【００８０】
上記の側壁絶縁膜１５は、ウエハ表面にも成長するので、ドライエッチャーにてエッチバックを行い表面の側壁絶縁膜１５を取り除く必要がある。このとき、スルー用貫通電極貫通孔１２ａの側壁表面部は側壁絶縁膜１５を残しておきたいので、図６（ｄ）に示すように、先に、レジスト１６を塗布した後に、縮小投影型露光機にてパターニングしカバーする。その後、図７（ａ）に示すように、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching)を用いて表面の側壁絶縁膜１５をエッチングにて除去し、さらに、レジスト１６を剥離する。なお、上記の反応性イオンエッチング（ＲＩＥ）は、チャンバー(化学反応室)内のガスを電場や磁場でプラズマ化し、方向性を有する反応性イオン種を用いて行うエッチングである。化学反応と同時に進行するスパッタリング作用により、サイドエッチのない垂直断面形状が得易いため微細パターンの加工に適しているものである。
【００８１】
次いで、図７（ｂ）に示すように、シード層である金属膜１７をスパッタし、図７（ｃ）に示すように、レジスト１８を塗布することにより、必要な部分である接続用貫通電極貫通孔１１ａの内部及びスルー用貫通電極貫通孔１２ａの内部とウエハ上部の再配線パターン５ａとを残してエッチングを行い、図７（ｄ）に示すように、レジスト剥離後、図８（ａ）に示すように、無電解メッキ技術を使用して導体２０を成長させる。
【００８２】
次いで、図８（ｂ）に示すように、ウエハ表面に補強板２１をＵＶ接着シート２２にて張り合わせ、図８（ｃ）に示すように、シリコン（Ｓｉ）基板３の裏面研磨を実施する。これにより、貫通電極１の裏面側が露出され、その後、図８（ｄ）に示すように、補強板２１を取り除く。
【００８３】
次いで、図９（ａ）に示すように、成長した導体２０の上に例えば金ワイヤバンプからなるバンプ２３を付け、図９（ｂ）に示すように、導電性シート２４にて上下の半導体装置１０・１０を密着させて完了する。
【００８４】
なお、上記の例では、バンプ２３として、金ワイヤバンプで作成を行っている。したがって、バンプ作成に際して、周りがアルミニウム（Ａｌ）−シリコン（Ｓｉ）又はアルミニウム（Ａｌ）−銅（Ｃｕ）からなる導体２０であるので、スルー用貫通電極貫通孔１２ａとなる箇所のバンプ作成は周りの導体２０にショートしないように慎重に行う必要がある。
【００８５】
このように、本実施の形態の積層型半導体装置３０では、電極パッド２の領域内に半導体チップ８の表裏間を貫通する貫通電極１が複数個接続されてなる。したがって、電極パッド２の領域を貫通電極１の形成スペースに使用できる。
【００８６】
この結果、半導体チップ８の周辺部を広く形成する必要がないので、半導体チップ８の周辺部だけではスペースを確保できなくなるのを緩和させることができるとともに、積層型半導体装置３０の小型化を図ることができる。また、多段積層も容易に実現できるようになる。
【００８７】
したがって、多数の貫通電極１を設けることに伴う、装置の大型化防止及び多段積層の困難化解消を図り得る積層型半導体装置３０を提供することができる。
【００８８】
また、本実施の形態の積層型半導体装置３０では、各電極パッド２は、素子領域４を取り囲むように各半導体チップ８の周辺に設けられているので、貫通電極１を形成する際に、素子領域４が邪魔になるということがない。
【００８９】
また、本実施の形態の積層型半導体装置３０では、貫通電極１のうち少なくとも１種類は、電極パッド２と電気的に接続される接続用貫通電極１１である。
【００９０】
このため、一般的な素子領域４に接続される接続用貫通電極１１を形成することができる。
【００９１】
また、本実施の形態の積層型半導体装置３０では、貫通電極１のうち少なくとも１種類は、電極パッド２とは電気的に接続されないスルー用貫通電極１２である。したがって、貫通電極１として、素子領域４に接続されないで単に半導体装置１０をスルーするためだけのスルー用貫通電極１２が設けられることになる。この結果、半導体装置１０に発生する熱をスルー用貫通電極１２を介して外部に逃したり、上層の半導体装置１０の接続用貫通電極１１に連結することにより、下層の半導体装置１０側に導くことができる。
【００９２】
また、本実施の形態の積層型半導体装置３０では、各半導体装置１０の貫通電極１同士がバンプ２３を介して接続されることにより、各半導体装置１０が積層されているので、積層工程を容易に行うことができる。
【００９３】
また、本実施の形態の積層型半導体装置３０は、まず、半導体装置１０を形成する半導体装置製造工程と、上記半導体装置１０を複数積層する半導体装置積層工程とを含む。
【００９４】
そして、上記半導体装置製造工程は、素子領域４から導かれた電極パッド２の領域内に所定形状の開口部を有するマスクであるレジスト１４を用いて、電極パッド２を貫いて半導体チップ８に所定の深さを有する溝部である貫通孔１ａを形成する工程と、上記貫通孔１ａの内壁に絶縁膜としての側壁絶縁膜１５を形成する工程と、貫通孔１ａに導電材料である導体２０を充填する工程と、上記半導体チップ８の裏面の一部を除去して上記導電材料を露出させることにより、半導体チップ８の表裏を貫通する上記導電材料からなる貫通電極１を形成する工程とをこの順に含む。
【００９５】
したがって、この工程にて積層型半導体装置３０を製造することにより、例えば、既存の電極パッド２が形成された半導体装置１０にて積層型半導体装置３０の製造する場合において、容易に、電極パッド２の領域内に貫通電極１を形成することができる。
【００９６】
したがって、多数の貫通電極１を設けることに伴う、装置の大型化防止及び多段積層の困難化解消を図り得る積層型半導体装置３０の製造方法を提供することができる。
【００９７】
また、本実施の形態の積層型半導体装置３０の製造方法は、半導体装置製造工程における貫通孔１ａの内壁に側壁絶縁膜１５を形成する工程と貫通孔１ａに導電材料を充填する工程との間に、貫通孔１ａの内壁に形成した側壁絶縁膜１５のうち、電極パッド２と同層部分を除去する工程を含む。
【００９８】
したがって、これにより、スルー用貫通電極１２を容易に形成することができる。
【００９９】
また、本実施の形態の積層型半導体装置３０の製造方法は、半導体装置製造工程における電極パッド２を貫いて半導体チップ８に所定の深さを有する貫通孔１ａを形成する工程において、貫通孔１ａは電極パッド２の領域内に複数形成される。
【０１００】
このため、一つの電極パッド２の領域内に、接続用貫通電極１１とスルー用貫通電極１２とを複数個形成することができる。
【０１０１】
〔実施の形態２〕
本発明の他の実施の形態について図１０ないし図２０に基いて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１０２】
本実施の形態では、電極パッド２の領域外にさらに貫通電極１を設ける場合について説明する。
【０１０３】
例えば、積層型半導体装置が多段になる程、各半導体装置１０…での熱の発生も多くなることから、各半導体装置１０…で発生する熱を積層型半導体装置の下側に逃すことが好ましい。したがって、その場合等においては、電気的な動作をせず、下層又は上層の半導体装置１０の橋渡し的な役目のみを行うスルー用貫通電極１２が必要になる。
【０１０４】
また、積層型半導体装置における中間層の各半導体装置１０…同士で、電気的な接続がさらに必要となる場合がある。
【０１０５】
そこで、本実施の形態の積層型半導体装置４０では、図１０及び図１１（ａ）〜（ｅ）に示すように、第２半導体装置１０ｂ、第３半導体装置１０ｃ、第４半導体装置１０ｄ、及び第５半導体装置１０ｅを接続するスルー用貫通電極１２を、電極パッド２・２の間に形成している。また、図１２に示すように、既存の電極パッド２・２（同図において左右に設けられているもの）の間に、第２半導体装置１０ｂ及び第４半導体装置１０ｄには接続用貫通電極１１を形成し、第３半導体装置１０ｃにはスルー用貫通電極１２を形成することが可能である。なお、この場合、第２半導体装置１０ｂ及び第４半導体装置１０ｄにおける接続用貫通電極１１の形成に際しては、新たに電極パッド２を形成する必要がある。
【０１０６】
すなわち、貫通電極１を新たに形成する場合に、電極パッド２が存在する領域に既に貫通電極１が多く形成するときには、当該電極パッド２の領域には最早貫通電極１を設けることができない場合がある。このような場合に、本実施の形態では、電極パッド２の領域ではない部分にも貫通電極１を形成する方法を提供するものである。
【０１０７】
上記構成の半導体装置１０における電極パッド２・２の間に、スルー用貫通電極１２を形成するに際して、電極パッド２に貫通電極を設けると同時に電極パッド２・２の間にスルー用貫通電極１２又は接続用貫通電極１１を形成する方法について、図１３〜図１９に基いて説明する。なお、本工程は、前記実施の形態１の製造工程と略同様の工程で進んでいくので、詳細説明は省略する。
【０１０８】
本実施の形態においても、図１３（ａ）に示すように、既存の半導体装置１０の周辺部において、表面のパッシベーション膜７から露出する電極パッド２が２箇所に設けられている。すなわち、同図（ａ）は、実施の形態１の図４（ａ）と同じである。
【０１０９】
本実施の形態では、これら電極パッド２・２の間にも貫通電極１を形成する。すなわち、この電極パッド２・２の間の領域の下は層間絶縁膜６であることから、配線パターン５…等が無く、スルー用貫通電極貫通孔を開けるスペースとして確保するができる。
【０１１０】
まず、ウエハ表面全体にレジスト１４の塗布を行い、次いで、図１３（ｂ）に示すように、貫通パターン作成のため、縮小投影型露光機を使用し、電極パッド２の領域内、及び電極パッド２・２の間を、例えば１０μｍ角の貫通孔用のパターンを開口し、電極パッド２、及び電極パッド２・２の間を露出した状態にする。
【０１１１】
次いで、図１３（ｃ）（ｄ）、及び図１４（ａ）（ｂ）（ｃ）（ｄ）に示すように、実施の形態１と同様のエッチング方式にて、配線パターン５…及び層間絶縁膜６…のエッチングを行う。このとき、金属エッチング時のプロセスでは層間絶縁膜６のエッチングレートつまりエッチングする速度は極めて遅いので、電極パッド２・２の間のエッチングが電極パッド２領域のエッチングに比べて遅くなる。
【０１１２】
次いで、図１５（ａ）に示すように、エッチングの最終ステップで残っている層間絶縁膜６の絶縁残膜をエッチングする。このとき、シリコン（Ｓｉ）基板３も１ミクロン程度のオーバーエッチング量があるものの、その後に、図１５（ｂ）に示すように、シリコン（Ｓｉ）基板３を５０μｍから７０μｍエッチングをするので、問題になる数値では無い。
【０１１３】
次いで、図１５（ｂ）（ｃ）（ｄ）〜図１８（ａ）に示すように、前記実施の形態１における図６（ｂ）（ｃ）（ｄ）〜図９（ａ）と同様のプロセスを行う。
【０１１４】
次いで、図１８（ｂ）に示すように、このように形成した半導体装置１０・１０を導電性シート２４にて接着することにより、積層型半導体装置４０が完成する。
【０１１５】
なお、上記の説明では、図１６（ａ）（ｂ）（ｃ）（ｄ）〜図１７（ａ）（ｂ）に示すように、右側の接続用貫通電極１１の形成において、再配線パターン５ｃを形成した後、バンプ２３を形成していた。しかしながら、必ずしもこれに限らず、例えば、図１９（ａ）（ｂ）（ｃ）（ｄ）〜図２０に示すように、再配線パターン５ｃを形成することなく、バンプ２３を形成することも可能である。これにより、再配線を無くすことができる。
【０１１６】
このように、本実施の形態の積層型半導体装置４０では、電極パッド２の領域外にさらに貫通電極１が設けられているので、電極パッド２の領域内に貫通電極１を形成し、さらに、電極パッド２の領域外にもさらに貫通電極１を形成することによって、多層の積層型半導体装置４０にも対応することが可能となる。
【０１１７】
また、本実施の形態の積層型半導体装置４０では、各半導体装置１０の貫通電極１同士がバンプ２３を介して接続されることにより、各半導体装置１０が積層されているので、積層工程を容易に行うことができる。
【０１１８】
また、本実施の形態の積層型半導体装置４０の製造方法は、半導体装置製造工程において、電極パッド２の領域外にもさらに貫通電極１を形成する工程を含む。したがって、電極パッド２の領域内に貫通電極１を形成し、さらに、電極パッド２の領域外にもさらに貫通電極１を形成することによって、多層の積層型半導体装置４０にも対応できる積層型半導体装置４０を容易に製造することができる。
【０１１９】
〔実施の形態３〕
本発明の他の実施の形態について図２１及び図２２に基いて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１及び実施の形態２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１２０】
既存の半導体装置１０において、外部取り出し用の電極パッド２が半導体装置１０の周辺に並んでいるタイプでは、電極パッド２が一般に大き過ぎ、スペース的に余裕がなくなり、スルー用貫通電極１２…を形成するためのスペースを確保することが厳しくなる。
【０１２１】
そこで、本実施の形態の積層型半導体装置５０では、図２１及び図２２（ａ）（ｂ）（ｃ）（ｄ）（ｅ）に示すように、各半導体装置１０…における配線パターン５…における電極パッド２の領域を縮小するようにマスク変更を行い、電極パッド２の仕上がりサイズを縮小する。
【０１２２】
すなわち、既存の半導体装置１０における電極パッド２の大きさは、図２２（ａ）（ｂ）（ｃ）（ｄ）（ｅ）において一点鎖線で示すように、７０μｍ角である。本実施の形態では、この電極パッド２の大きさを例えば仕上がりサイズ１５μｍ角に変更している。
【０１２３】
これによって、余裕のできたスペースに、スルー用貫通電極１２のスルー用貫通電極貫通孔１２ａのパターンとともに、通常の貫通孔１ａも前記実施の形態一及び実施の形態２と同様に、レジスト１４を塗布した後、縮小投影型露光機を使用して作成する。
【０１２４】
このとき、スルー用貫通電極貫通孔１２ａを形成するためのパターンの下は全て層間絶縁膜６となっているので、実施の形態１及び実施の形態２と同様のエッチング方式にエッチングを行う。したがって、金属エッチング時のプロセスでは、前記実施の形態１にて説明したように、層間絶縁膜６のエッチングレートは極めて遅くなる。
【０１２５】
また、図は省略するが、エッチングの最終ステップで残っている層間膜１３の絶縁残膜をエッチングする際、シリコン（Ｓｉ）基板３も１ミクロン程度のオーバーエッチング量があるものの、その後にシリコン（Ｓｉ）基板３を５０μｍから７０μｍエッチングをするので、問題になる数値では無い。
【０１２６】
エッチング後の工程は、前記実施の形態１及び実施の形態２と同じ工程である。
【０１２７】
このように、本実施の形態の積層型半導体装置５０では、半導体装置製造工程において、貫通孔１ａを形成する工程の前に、素子領域４から導かれる電極パッド２を形成する工程を含むとともに、電極パッド２を形成する工程では、電極パッド２の領域をマスク変更により省スペース化して形成する一方、省スペース化による電極パッド空き領域に貫通電極１を形成する工程をさらに含む。
【０１２８】
したがって、従来では、大きな電極パッド２が存在したが、その電極パッド２を小さく形成することによって、従来電極パッド２があるはずの箇所に生まれたスペースにさらに貫通電極１を形成することができる。
【０１２９】
〔実施の形態４〕
本発明の他の実施の形態について図２３ないし図２９に基いて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１ないし実施の形態３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１３０】
複数の半導体装置１０を用いて積層型半導体装置を形成する場合に、上下の半導体装置１０・１０における貫通電極１・１の貫通孔１ａ・１ａ同士がパターンレイアウト上、合わないときが多々発生する。その解決策として、本実施の形態では、ウエハ裏面又はウエハ表面に再配線を行い、問題を解決している。
【０１３１】
すなわち、本実施の形態の積層型半導体装置５０では、図２３に示す上側の半導体装置１０における貫通電極１の位置と、同図に示す下側の半導体装置１０における貫通電極１の位置とが一致していない。しかし、この場合、図２３に示す上側の半導体装置１０における裏面に再配線５１を形成することにより、上側の半導体装置１０における貫通電極１と、下側の半導体装置１０における貫通電極１とを電気的に接続させている。
【０１３２】
上記の再配線５１の形成方法を図２４及び図２５に基いて説明する。
【０１３３】
まず、図２４（ａ）に示すように、前記実施の形態１及び実施の形態２におけるウエハ裏面研磨完了後、補強板２１を取り除く前の状態において（図８（ｃ）参）、ウエハ裏面側に絶縁膜５２のデポジットを行い、次いで、図２４（ｂ）に示すように、レジスト５３を塗布した後、図２４（ｃ）に示すように、縮小投影型露光機を使用して上記絶縁膜５２をエッチングする。
【０１３４】
次いで、図２４（ｄ）に示すように、レジスト５３を剥離した後、図２５（ａ）に示すように、バリアメタル及び導電物５４を順番につけ、もう一度、レジスト５４を塗布する。この理由は、次工程にて電解メッキを行うが、図２５（ｂ）に示すように、付けたくない所に予めレジスト５５にてカバーしておくためである。なお、上記バリアメタルとは、アルミニウム（Ａｌ）・銅（Ｃｕ）・タングステン（Ｗ）等の金属配線、或いはタングステン（Ｗ）プラグを用いた埋め込みコンタクトやビアホール、さらにデュアルダマシンプロセスによる銅（Ｃｕ）の埋め込みビアホール等と、各種絶縁膜、シリコン（Ｓｉ）等の半導体基板、多結晶シリコン層、シリサイド層、さらに他の配線層との接続部において、界面に設けられた障壁膜をいう。バリア膜には、接続部における合金反応やシリコン（Ｓｉ）の金属配線への拡散を抑える目的があり、チタンナイトライド・チタンタングステン・タングステンナイトライド・タンタルナイチライド等が使われることが多い。
【０１３５】
また、上記導電物５４は、例えば、アルミニウム（Ａｌ）・銅（Ｃｕ）・タングステン（Ｗ）等の電気を流すものである。
【０１３６】
次いで、図２５（ｃ）（ｄ）に示すように、導体５６を電解メッキ後、レジスト５５の剥離を行い、さらに、図２６（ａ）に示すように、薬品にて不必要なメッキ部分を取り省き、図２６（ｂ）に示すように、その上から保護膜５７をつける。
【０１３７】
次いで、図２６（ｃ）に示すように、レジスト５８をパターニングし、図２６（ｄ）に示すように、エッチングにて開口する。最後に、図２７に示すように、レジスト５８の剥離を行うことにより完了する。
【０１３８】
なお、上記の例では、半導体装置１０の裏面に再配線５１を形成したが、図２８に示すように、ウエハ裏面研磨行程の前に上記半導体装置１０の表面に再配線５１を施すことも可能である。
【０１３９】
また、本実施の形態では、導体５６の形成に際して、電解メッキにて行ったが、必ずしもこれに限らず、例えば、無電解メッキにて行うことが可能である。この無電解メッキは、電解メッキに際して電極も外部電源も不要なプロセスである。この無電界メッキ工程においては、導体は触媒の役目をし、メッキに変化する。
【０１４０】
この場合は、前記図２４（ａ）（ｂ）（ｃ）（ｄ）に示すように、ウエハ裏面の研磨完了後、補強板２１を取り除く前の状態において、ウエハ裏面側に絶縁膜５２の堆積を行い、レジスト５３を塗布した後、縮小投影型露光機を使用して絶縁膜５２をエッチングする。
【０１４１】
次いで、図２９（ａ）に示すように、バリアメタル５４ａをスパッタし、図示しないレジストを塗布した後エッチングを行い、無電解メッキをしたい部分のみ残す。
【０１４２】
その後は、前記図２６（ｂ）（ｃ）（ｄ）、及び図２７に示す工程と同様にして、最終的に、図２９（ｂ）に示すように、保護膜５７を施して完了する。
【０１４３】
【発明の効果】
本発明の積層型半導体装置は、以上のように、素子領域から導かれる１つの電極パッドの領域内に半導体チップの表裏間を貫通する貫通電極が複数個接続されてなる半導体装置が複数積層されており、前記貫通電極のうち少なくとも１種類は、前記電極パッドとは電気的に接続されないスルー用貫通電極であるものである。
【０１４４】
それゆえ、電極パッドの領域を貫通電極の形成スペースに使用できる。この結果、半導体チップの周辺部を広く形成する必要がないので、半導体チップの周辺部だけではスペースを確保できなくなるのを緩和させることができるとともに、積層型半導体装置の小型化を図ることができる。また、多段積層も容易に実現できるようになる。
【０１４５】
したがって、多数の貫通電極を設けることに伴う、装置の大型化防止及び多段積層の困難化解消を図り得る積層型半導体装置を提供することができるという効果を奏する。
【０１４６】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記電極パッドは、素子領域を取り囲むように各半導体チップの周辺に設けられているものである。
【０１４７】
それゆえ、貫通電極を形成する際に素子領域が邪魔になるということがないという効果を奏する。
【０１４８】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記貫通電極のうち少なくとも１種類は、前記電極パッドと電気的に接続される接続用貫通電極であるものである。
【０１４９】
それゆえ、一般的な素子領域に接続される接続用貫通電極を形成することができるという効果を奏する。
【０１５０】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記貫通電極のうち少なくとも１種類は、前記電極パッドとは電気的に接続されないスルー用貫通電極であるものである。
【０１５１】
それゆえ、貫通電極として、素子領域に接続されないで単に半導体装置をスルーするためだけのスルー用貫通電極が設けられることになる。この結果、半導体装置に発生する熱をスルー用貫通電極を介して外部に逃したり、上層の半導体装置の接続用貫通電極に連結することにより、下層の半導体装置側に導くことができるという効果を奏する。
【０１５２】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記電極パッドの領域外にさらに貫通電極が設けられているものである。
【０１５３】
それゆえ、電極パッドの領域内に貫通電極を形成し、さらに、電極パッドの領域外にもさらに貫通電極を形成することによって、多層の積層型半導体装置にも対応することが可能となるという効果を奏する。
【０１５４】
また、本発明の積層型半導体装置は、上記記載の積層型半導体装置において、前記各半導体装置の貫通電極同士がバンプを介して接続されることにより、各半導体装置が積層されているものである。
【０１５５】
それゆえ、積層工程を容易に行うことができるという効果を奏する。
【０１５６】
また、本発明の積層型半導体装置の製造方法は、以上のように、半導体装置を形成する半導体装置製造工程と、上記半導体装置を複数積層する半導体装置積層工程とを含む一方、上記半導体装置製造工程は、素子領域から導かれた１つの電極パッドの領域内に所定形状の複数の開口部を有するマスクを用いて、上記電極パッドを貫いて半導体チップに所定の深さを有する溝部を、前記電極パッドの領域内に複数形成する工程と、上記複数の溝部の内壁に絶縁膜を形成する工程と、上記複数の溝部のうち少なくとも１つの溝部以外の溝部において、当該溝部の内壁に形成した絶縁膜のうち、前記電極パッドと同層部分を除去する工程と、上記複数の溝部に導電材料を充填する工程と、上記半導体チップの裏面の一部を除去して上記導電材料を露出させることにより、半導体チップの表裏を貫通する上記導電材料からなる貫通電極を複数形成する工程とをこの順に含む方法である。
【０１５７】
それゆえ、この工程にて積層型半導体装置を製造することにより、例えば、既存の電極パッドが形成された半導体装置にて積層型半導体装置の製造する場合において、容易に、電極パッドの領域内に貫通電極を形成することができる。
【０１５８】
したがって、多数の貫通電極を設けることに伴う、装置の大型化防止及び多段積層の困難化解消を図り得る積層型半導体装置の製造方法を提供することができるという効果を奏する。
【０１５９】
また、本発明の積層型半導体装置の製造方法は、上記記載の積層型半導体装置の製造方法において、前記半導体装置製造工程における溝部の内壁に絶縁膜を形成する工程と前記溝部に導電材料を充填する工程との間に、上記溝部の内壁に形成した絶縁膜のうち、電極パッドと同層部分を除去する工程を含む方法である。
【０１６０】
それゆえ、スルー用貫通電極を容易に形成することができるという効果を奏する。
【０１６１】
また、本発明の積層型半導体装置の製造方法は、上記記載の積層型半導体装置の製造方法において、前記半導体装置製造工程において、前記電極パッドの領域外にもさらに貫通電極を形成する工程を含む方法である。
【０１６２】
それゆえ、電極パッドの領域内に貫通電極１を形成し、さらに、電極パッドの領域外にもさらに貫通電極を形成することによって、多層の積層型半導体装置にも対応できる積層型半導体装置を容易に製造することができるという効果を奏する。
【０１６３】
また、本発明の積層型半導体装置の製造方法は、上記記載の積層型半導体装置の製造方法において、前記半導体装置製造工程において、前記溝部を形成する工程の前に、素子領域から導かれる電極パッドを形成する工程を含むとともに、上記電極パッドを形成する工程では、電極パッドの領域をマスク変更により省スペース化して形成する一方、上記省スペース化による電極パッド空き領域に貫通電極を形成する工程をさらに含む方法である。
【０１６４】
それゆえ、従来では、大きな電極パッドが存在したが、その電極パッドを小さく形成することによって、従来電極パッドがあるはずの箇所に生まれたスペースにさらに貫通電極を形成することができるという効果を奏する。
【０１６５】
また、本発明の積層型半導体装置の製造方法は、上記記載の積層型半導体装置の製造方法において、前記半導体装置製造工程における電極パッドを貫いて半導体チップに所定の深さを有する溝部を形成する工程において、上記溝部は電極パッドの領域内に複数形成される方法である。
【０１６６】
それゆえ、一つの電極パッドの領域内に、接続用貫通電極とスルー用貫通電極とを複数個形成することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明における積層型半導体装置の実施の一形態を示すものであり、図２（ａ）〜（ｅ）のＡ−Ａ線断面図である。
【図２】（ａ）〜（ｅ）は積層型半導体装置の各半導体装置の構成を示す平面図である。
【図３】（ａ）は本実施の形態で使用する半導体装置の構成を示す平面図であり、（ｂ）は一部を破断して示す（ａ）のＢ−Ｂ線拡大断面図である。
【図４】（ａ）〜（ｄ）は、半導体装置の貫通電極の製造工程を示す断面図である。
【図５】（ａ）〜（ｄ）は、半導体装置の貫通電極における図４の続きの製造工程を示す断面図である。
【図６】（ａ）〜（ｄ）は、半導体装置の貫通電極における図５の続きの製造工程を示す断面図である。
【図７】（ａ）〜（ｄ）は、半導体装置の貫通電極における図６の続きの製造工程を示す断面図である。
【図８】（ａ）〜（ｄ）は、半導体装置の貫通電極における図７の続きの製造工程を示す断面図である。
【図９】（ａ）は、半導体装置の貫通電極における図８の続きの製造工程を示すものであり、貫通電極に金バンプを形成した半導体装置を示す断面図である。また、（ｂ）は、（ａ）の半導体装置を積層することにより完成した積層型半導体装置を示す断面図である。
【図１０】本発明における積層型半導体装置の他の実施の形態を示すものであり、図１１（ａ）〜（ｅ）のＣ−Ｃ線断面図である。
【図１１】（ａ）〜（ｅ）は、上記積層型半導体装置における各半導体装置の構成を示す平面図である。
【図１２】上記積層型半導体装置の他の形態を示す断面図である。
【図１３】（ａ）〜（ｄ）は、図１０に示す積層型半導体装置の製造工程を示す断面図である。
【図１４】（ａ）〜（ｄ）は、図１３の続きの製造工程を示す断面図である。
【図１５】（ａ）〜（ｄ）は、図１４の続きの製造工程を示す断面図である。
【図１６】（ａ）〜（ｄ）は、図１５の続きの製造工程を示す断面図である。
【図１７】（ａ）〜（ｄ）は、図１６の続きの製造工程を示す断面図である。
【図１８】（ａ）は、半導体装置の貫通電極における図１７の続きの製造工程を示すものであり、貫通電極に金バンプを形成した半導体装置を示す断面図である。また、（ｂ）は、（ａ）の半導体装置を積層することにより完成した積層型半導体装置を示す断面図である。
【図１９】（ａ）〜（ｄ）は、図１６（ｂ）の続きを示すものであり、再配線パターンを行うことなく、バンプを形成する場合の製造工程を示す断面図である。
【図２０】再配線パターンを行うことなく、バンプを形成して完成した半導体装置を示す断面図である。
【図２１】本発明における積層型半導体装置のさらに他の実施の形態を示すものであり、図２２（ａ）〜（ｅ）のＤ−Ｄ線断面図である。
【図２２】（ａ）〜（ｅ）は、上記積層型半導体装置における各半導体装置の構成を示す平面図である。
【図２３】本発明における積層型半導体装置のさらに他の実施の形態を示すものであり、上記積層型半導体装置において、上下の半導体装置における貫通電極の位置が揃っていない場合の該貫通電極の接続状態を示す断面図である。
【図２４】（ａ）〜（ｄ）は、図２３に示す積層型半導体装置の製造工程を示す断面図である。
【図２５】（ａ）〜（ｄ）は、図２４の続きの製造工程を示す断面図である。
【図２６】（ａ）〜（ｄ）は、図２５の続きの製造工程を示す断面図である。
【図２７】上記の製造工程により完成した、ウエハ裏面に導体を形成した半導体装置を示す断面図である。
【図２８】ウエハ表面に導体を形成した半導体装置を示す断面図である。
【図２９】（ａ）（ｂ）は、無電解メッキにより導体を形成する場合の製造工程を示す断面図である。
【図３０】従来の半導体装置を示す断面図である。
【図３１】従来の他の半導体装置を示す断面図である。
【図３２】従来の積層型半導体装置を示す断面図である。
【符号の説明】
１ 貫通電極
１ａ 貫通孔（溝部）
２ 電極パッド
４ 素子領域
３ シリコン（Ｓｉ）基板
５ 配線パターン
７ パッシベーション膜
８ 半導体チップ
１０ 半導体装置
１１ 接続用貫通電極（貫通電極）
１１ａ 接続用貫通電極貫通孔
１２ スルー用貫通電極（貫通電極）
１２ａ スルー用貫通電極貫通孔
１４ レジスト（マスク）
１５ 側壁絶縁膜（絶縁膜）
２０ 導体（導電材料）
２３ バンプ
３０ 積層型半導体装置
４０ 積層型半導体装置
５０ 積層型半導体装置
５１ 再配線

Claims (7)

  1. 素子領域から導かれる１つの電極パッドの領域内に半導体チップの表裏間を貫通する貫通電極が複数個接続されてなる半導体装置が複数積層されており、
    前記貫通電極のうち少なくとも１種類は、前記電極パッドとは電気的に接続されないスルー用貫通電極であることを特徴とする積層型半導体装置。
  2. 前記電極パッドは、素子領域を取り囲むように各半導体チップの周辺に設けられていることを特徴とすると請求項１記載の積層型半導体装置。
  3. 前記貫通電極のうち少なくとも１種類は、前記電極パッドと電気的に接続される接続用貫通電極であることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記電極パッドの領域外にさらに貫通電極が設けられていることを特徴とする請求項１〜３のいずれか１項に記載の積層型半導体装置。
  5. 前記各半導体装置の貫通電極同士がバンプを介して接続されることにより、各半導体装置が積層されていることを特徴とすると１〜４のいずれか１項に記載の積層型半導体装置。
  6. 半導体装置を形成する半導体装置製造工程と、
    上記半導体装置を複数積層する半導体装置積層工程とを含む一方、
    上記半導体装置製造工程は、
    素子領域から導かれた１つの電極パッドの領域内に所定形状の複数の開口部を有するマスクを用いて、上記電極パッドを貫いて半導体チップに所定の深さを有する溝部を、前記電極パッドの領域内に複数形成する工程と、
    上記複数の溝部の内壁に絶縁膜を形成する工程と、
    上記複数の溝部のうち少なくとも１つの溝部以外の溝部において、当該溝部の内壁に形成した絶縁膜のうち、前記電極パッドと同層部分を除去する工程と、
    上記複数の溝部に導電材料を充填する工程と、
    上記半導体チップの裏面の一部を除去して上記導電材料を露出させることにより、半導体チップの表裏を貫通する上記導電材料からなる貫通電極を複数形成する工程とをこの順に含むことを特徴とする積層型半導体装置の製造方法。
  7. 前記半導体装置製造工程において、前記電極パッドの領域外にもさらに貫通電極を形成する工程を含むことを特徴とする請求項６記載の積層型半導体装置の製造方法。
JP2002313528A 2002-10-28 2002-10-28 積層型半導体装置及びその製造方法 Expired - Fee Related JP3908147B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002313528A JP3908147B2 (ja) 2002-10-28 2002-10-28 積層型半導体装置及びその製造方法
US10/670,194 US20040080013A1 (en) 2002-10-28 2003-09-26 Chip-stack semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002313528A JP3908147B2 (ja) 2002-10-28 2002-10-28 積層型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004152811A JP2004152811A (ja) 2004-05-27
JP3908147B2 true JP3908147B2 (ja) 2007-04-25

Family

ID=32105352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002313528A Expired - Fee Related JP3908147B2 (ja) 2002-10-28 2002-10-28 積層型半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20040080013A1 (ja)
JP (1) JP3908147B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908148B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4426482B2 (ja) * 2005-02-28 2010-03-03 Ｏｋｉセミコンダクタ株式会社 パッケージ基台およびその製造方法、並びにそのパッケージ基台を備えた半導体パッケージ
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
JP4708176B2 (ja) 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
TWI296909B (en) * 2006-01-09 2008-05-11 Phoenix Prec Technology Corp Circuit board device with fine conducting structure
JP2007294652A (ja) 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JP5064768B2 (ja) * 2006-11-22 2012-10-31 新光電気工業株式会社 電子部品および電子部品の製造方法
JP4484923B2 (ja) * 2007-12-27 2010-06-16 株式会社日立製作所 プロセッサ
KR101420817B1 (ko) 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
JP2010114390A (ja) * 2008-11-10 2010-05-20 Panasonic Corp 半導体装置および半導体装置の製造方法
KR20100099573A (ko) * 2009-03-03 2010-09-13 삼성전자주식회사 반도체 장치 및 그 제조방법
JP5219908B2 (ja) * 2009-04-14 2013-06-26 株式会社ジャパンディスプレイイースト タッチパネル装置
WO2010119570A1 (ja) * 2009-04-17 2010-10-21 株式会社日立製作所 積層半導体装置及び積層半導体装置の製造方法
JP5574639B2 (ja) 2009-08-21 2014-08-20 三菱電機株式会社 半導体装置およびその製造方法
US20110193212A1 (en) * 2010-02-08 2011-08-11 Qualcomm Incorporated Systems and Methods Providing Arrangements of Vias
JP5659059B2 (ja) * 2011-03-24 2015-01-28 株式会社アルバック シリコン基板のエッチング方法
US8587127B2 (en) 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
JP5970826B2 (ja) 2012-01-18 2016-08-17 ソニー株式会社 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
JP5696081B2 (ja) 2012-03-23 2015-04-08 株式会社東芝 固体撮像装置
JP2013033999A (ja) * 2012-10-24 2013-02-14 Hitachi Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU610249B2 (en) * 1987-09-29 1991-05-16 Microelectronics And Computer Technology Corporation Customizable circuitry
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
US5191405A (en) * 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
EP2270846A3 (en) * 1996-10-29 2011-12-21 ALLVIA, Inc. Integrated circuits and methods for their fabrication
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6028367A (en) * 1999-05-07 2000-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bonds pads equipped with heat dissipating rings and method for forming
US6593645B2 (en) * 1999-09-24 2003-07-15 United Microelectronics Corp. Three-dimensional system-on-chip structure
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP3490987B2 (ja) * 2001-07-19 2004-01-26 沖電気工業株式会社 半導体パッケージおよびその製造方法

Also Published As

Publication number Publication date
US20040080013A1 (en) 2004-04-29
JP2004152811A (ja) 2004-05-27

Similar Documents

Publication Publication Date Title
JP3908147B2 (ja) 積層型半導体装置及びその製造方法
JP3908148B2 (ja) 積層型半導体装置
JP3908146B2 (ja) 半導体装置及び積層型半導体装置
US7825024B2 (en) Method of forming through-silicon vias
KR101992352B1 (ko) 반도체 장치
US9111902B2 (en) Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
US8742583B2 (en) Seal ring in an integrated circuit die
KR100889553B1 (ko) 시스템 인 패키지 및 그 제조 방법
US7589008B2 (en) Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7786581B2 (en) Method of manufacturing a semiconductor device having an even coating thickness using electro-less plating, and related device
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
TWI544597B (zh) 積體電路元件以及半導體製程
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
TWI447850B (zh) 直通基材穿孔結構及其製造方法
CN101719484A (zh) 具有再分布线的tsv的背连接
KR20080111228A (ko) 몰드 재형상 웨이퍼와 이를 이용한 스택 패키지 및 그의제조 방법
CN101771010A (zh) 半导体芯片的背面金属处理
TW202207396A (zh) 半導體封裝
CN102511078A (zh) 具有铜插塞的半导体器件
US9093456B2 (en) Stack of semiconductor structures and corresponding manufacturing method
KR101095055B1 (ko) 반도체 소자의 제조 방법
US6803304B2 (en) Methods for producing electrode and semiconductor device
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
US10796956B2 (en) Contact fabrication to mitigate undercut
KR20220015907A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees