KR100777926B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100777926B1
KR100777926B1 KR1020060082546A KR20060082546A KR100777926B1 KR 100777926 B1 KR100777926 B1 KR 100777926B1 KR 1020060082546 A KR1020060082546 A KR 1020060082546A KR 20060082546 A KR20060082546 A KR 20060082546A KR 100777926 B1 KR100777926 B1 KR 100777926B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
semiconductor substrate
devices
heat
trench
Prior art date
Application number
KR1020060082546A
Other languages
English (en)
Inventor
백인철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060082546A priority Critical patent/KR100777926B1/ko
Priority to US11/846,738 priority patent/US20080054436A1/en
Application granted granted Critical
Publication of KR100777926B1 publication Critical patent/KR100777926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명에 따른 반도체 소자는, 하부면에 트랜치가 형성된 반도체 기판과, 반도체 기판 위에 형성된 PMD층과, PMD층 위에 형성된 적어도 하나의 IMD층과, 반도체 기판/PMD층/IMD층을 관통하는 관통전극과, 트랜치에 형성된 열방출 배선을 포함한다.
또한 본 발명에 의하면 열방출 배선은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성되며, 트랜치와 열방출 배선 사이에 형성된 SiN막을 더 포함한다.
또한 본 발명에 따른 반도체 소자 제조방법은, 반도체 기판 위에 PMD층을 형성하는 단계와, PMD층 위에 적어도 하나의 IMD층을 형성하는 단계와, IMD층/PMD층/반도체 기판을 관통하여 관통전극을 형성하는 단계와, 반도체 기판의 하부면에 트랜치를 형성하는 단계와, 트랜치에 열방출 배선을 형성하는 단계를 포함한다.
또한 본 발명에 따른 SiP 형태로 적층되는 반도체 소자는, 인터포저(interposer)와, 인터포저 위에 적층 형성된 복수의 소자와, 복수의 소자 내에 각각 형성되며 각 소자를 관통하여 형성된 관통전극과, 복수의 소자를 이루는 반도체 기판의 하부면에 각각 형성된 열방출 배선과, 복수의 소자에 형성된 열방출 배선과 연결된 방열판을 포함한다.

Description

반도체 소자 및 그 제조방법{Semiconductor device and fabricating method thereof}
도 1은 종래 반도체 소자 제조방법에 의하여 제조된 SiP(System In a Package) 형태의 반도체 소자를 개념적으로 나타낸 도면.
도 2 내지 도 4는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 도면.
도 5는 본 발명에 따른 SiP 형태로 적층된 반도체 소자를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
11... 반도체 기판 13... PMD층
15... 제 1 IMD층 17... 제 2 IMD층
19... 제 3 IMD층 21... 관통전극
23... 트랜치 25... 열방출 배선
100... 인터포저 110... 제 1 소자
113... 제 1 반도체 기판 115... 제 1 절연층
120... 제 2 소자 121... 제 2 열방출 배선
123... 제 2 반도체 기판 125... 제 2 절연층
127... 제 2 방열단자 130... 제 3 소자
131... 제 3 열방출 배선 133... 제 3 반도체 기판
135... 제 3 절연층 137... 제 3 방열단자
140... 제 4 소자 141... 제 4 열방출 배선
143... 제 4 반도체 기판 145... 제 4 절연층
147... 제 4 방열단자 150... 방열판
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
도 1은 종래 반도체 소자 제조방법에 의하여 제조된 SiP(System In a Package) 형태의 반도체 소자를 개념적으로 나타낸 도면이다.
종래 SiP 형태의 반도체 소자는, 도 1에 나타낸 바와 같이, 인터포저(interposer)(11), 제 1 소자(13), 제 2 소자(15), 제 3 소자(17)를 포함한다.
상기 제 1 내지 제 3 소자(13)(15)(17)는 예를 들어, CPU, SRAM, DRAM, Frash Memory, Logic LSI, Power IC, Control IC, Analog LSI, MM IC, CMOS RF-IC, Sensor Chip, MEMS Chip 등에서 선택된 어느 하나일 수 있다.
상기 제 1 소자(13)와 제 2 소자(15), 제 2 소자(15)와 제 3 소자(17) 간에는 각 소자 간의 신호연결을 위한 연결수단이 형성되어 있다.
이와 같은 구조를 갖는 SiP 형태의 반도체 소자의 상용화를 구현하기 위해서 는 방열 문제를 해결하여야만 한다. 특히 제 2 소자(15)와 같이 중간층에 형성된 소자의 열 방출 문제는 상용화에 있어 큰 걸림돌로 지적되고 있다.
본 발명은 SiP 형태의 반도체 소자로부터 열을 용이하게 방출시킬 수 있는 반도체 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자는, 하부면에 트랜치가 형성된 반도체 기판; 상기 반도체 기판 위에 형성된 PMD층; 상기 PMD층 위에 형성된 적어도 하나의 IMD층; 상기 반도체 기판, 상기 PMD층, 상기 IMD층을 관통하는 관통전극; 상기 트랜치에 형성된 열방출 배선; 을 포함한다.
또한 본 발명에 의하면, 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 본 발명에 의하면, 상기 열방출 배선은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 본 발명에 의하면, 상기 트랜치와 상기 열방출 배선 사이에 형성된 SiN막을 더 포함한다.
또한 상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자 제조방법은, 반도체 기판 위에 PMD층을 형성하는 단계; 상기 PMD층 위에 적어도 하나의 IMD층을 형성하는 단계; 상기 IMD층, 상기 PMD층, 상기 반도체 기판을 관통하여 관통전극을 형성하는 단계; 상기 반도체 기판의 하부면에 트랜치를 형성하는 단계; 상기 트랜 치에 열방출 배선을 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면, 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 본 발명에 의하면, 상기 열방출 배선은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 본 발명에 의하면, 상기 트랜치에 상기 열방출 배선을 형성함에 있어, 상기 트랜치 위에 SiN막을 형성하는 단계를 더 포함한다.
또한 상기 목적을 달성하기 위하여 본 발명에 따른 SiP 형태로 적층되는 반도체 소자는, 인터포저(interposer); 상기 인터포저 위에 적층 형성된 복수의 소자; 상기 복수의 소자 내에 각각 형성되며, 각 소자를 관통하여 형성된 관통전극; 상기 복수의 소자를 이루는 반도체 기판의 하부면에 각각 형성된 열방출 배선; 상기 복수의 소자에 형성된 열방출 배선과 연결된 방열판; 을 포함한다.
또한 본 발명에 의하면, 상기 열방출 배선은 상기 반도체 기판 하부면의 트랜치에 형성된다.
또한 본 발명에 의하면, 상기 트랜치와 상기 열방출 배선 사이에 형성된 SiN막을 더 포함한다.
또한 본 발명에 의하면, 상기 열방출 배선과 상기 방열판을 연결하는 방열단자를 더 포함한다.
또한 상기 목적을 달성하기 위하여 본 발명에 따른 SiP 형태로 적층되는 반도체 소자 제조방법은, 소자를 관통하는 관통전극과, 소자를 이루는 반도체 기판의 하부면에 열방출 배선이 형성된 복수의 소자를 형성하는 단계; 상기 복수의 소자를 인터포저(interposer) 위에 적층 형성하는 단계; 상기 열방출 배선과 연결된 방열판을 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면, 상기 열방출 배선은 상기 반도체 기판 하부면에 구비된 트랜치에 형성된다.
또한 본 발명에 의하면, 상기 트랜치와 상기 열방출 배선 사이에 SiN막을 형성하는 단계를 더 포함한다.
또한 본 발명에 의하면, 상기 열방출 배선과 상기 방열판을 연결하는 방열단자를 형성하는 단계를 더 포함한다.
이와 같은 본 발명에 의하면, SiP 형태의 반도체 소자로부터 열을 용이하게 방출시킬 수 있는 장점이 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
도 2 내지 도 4는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 2에 나타낸 바와 같이, 반도체 기판(11) 위에 PMD(Pre Metal Dielectric)층(13)을 형성하고, 상기 PMD층(13) 위에 적어도 하나의 IMD층을 형성한다. 예로서, 상기 IMD층은 제 1, 제 2, 제 3 IMD층(15)(17)(19)으로 형성될 수 있다.
또한 본 발명에 따른 반도체 소자 제조방법에 의하면, 도 2에 나타낸 바와 같이, 소자를 관통하는 관통전극(21)을 형성한다. 상기 관통전극(21)은 상기 PMD층(13) 및 상기 제 1, 제 2, 제 3 IMD층(15)(17)(19)을 관통하여 형성된다. 필요에 따라 상기 관통전극(21)은 상기 반도체 기판(11)을 관통하여 형성될 수도 있다.
한편, 상기 반도체 소자에 관통전극(21)이 형성되는 과정의 한 예를 설명하면 다음과 같다.
먼저, 트랜지스터 영역이 형성된 반도체 기판(11)을 준비하고, 상기 반도체 기판(11)에 PMD층(13)을 형성한다.
상기 트랜지스터 영역은 상기 반도체 기판(11)의 상부 영역에 형성된다. 또한 상기 PMD층(13)에는 콘택(contact)이 형성되어 있다. 이와 같은 PMD층(13)의 제조 방법에 대해서는 이미 많이 알려져 있으며, 그 제조 방법은 본 발명의 주요 관심사가 아니므로 여기서는 그 상세한 설명은 생략하기로 한다.
이어서, 상기 PMD층(13) 위에 적어도 하나의 IMD층을 형성한다. 도 2에서는 제 1 IMD층(15), 제 2 IMD층(17), 제 3 IMD층(19)이 형성된 경우를 예로서 나타내 었으나, 상기 IMD층의 숫자는 배선 설계의 필요에 따라 다양하게 변형될 수 있다.
그리고, 상기 제 3, 제 2, 제 1 IMD층(19)(17)(15)과, 상기 PMD층(13), 상기 반도체 기판(11)을 관통하는 관통전극(21)을 형성한다. 상기 관통전극(21)은 상기 반도체 기판(11)이 노출되는 경계면까지 형성되도록 할 수 있다.
상기 관통전극(21)은 상기 제 3, 제 2, 제 1 IMD층(19)(17)(15)과 상기 PMD층(13)에 대한 패턴공정, 식각공정, 메탈형성 공정 등을 순차적으로 진행함으로써 형성될 수 있다. 상기 관통전극(21)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 관통전극(21)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 관통전극(21)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
한편, 상기 관통전극(21)은 반도체 기판을 관통하도록 형성될 수도 있다. 이는 상기 관통전극(21) 형성공정에서 일괄적으로 반도체 기판(11)을 관통하도록 할 수도 있으며, 상기 반도체 기판(11)에 대한 식각을 별도로 진행할 수도 있다.
이어서 도 3에 나타낸 바와 같이, 상기 반도체 기판(11)의 하부면에 트랜치(23)를 형성한다. 상기 트랜치(23)는 상기 관통전극(21) 사이에 형성되도록 할 수 있다. 상기 트랜치(23)는 상기 반도체 기판(11)의 하부면에 포토 공정 및 식각 공정을 통하여 형성될 수 있다.
그리고, 도 4에 나타낸 바와 같이, 상기 트랜치(23)에 열방출 배선(25)을 형성한다. 상기 열방출 배선(25)은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상 의 물질로 형성될 수 있다. 또한 본 발명에 의하면, 상기 트랜치(23)에 상기 열방출 배선(25)을 형성함에 있어, 상기 트랜치(23) 위에 SiN막을 형성하는 단계를 더 포함할 수 있다. 상기 SiN막은 누설전류가 발생되는 것을 방지할 수 있게 된다. 상기 열방출 배선(25)은 금속의 증착 및 CMP(Chemical Mechanical Polishing) 공정을 통하여 형성될 수 있다.
이와 같은 반도체 소자 제조방법에 의하여 제조된 반도체 소자는, 하부면에 트랜치(23)가 형성된 반도체 기판(11)과, 상기 반도체 기판(11) 위에 형성된 PMD층(13)과, 상기 PMD층(13) 위에 형성된 적어도 하나의 IMD층(15)(17)(19)을 포함한다. 또한 본 발명에 따른 반도체 소자는, 상기 반도체 기판(11), 상기 PMD층(13), 상기 IMD층(15)(17)(19)을 관통하는 관통전극(21)과, 상기 트랜치(23)에 형성된 열방출 배선(25)을 포함한다.
이와 같은 구조를 갖는 소자를 이용하여 SiP 형태로 적층된 반도체 소자를 제조하는 경우에는 각각의 적층된 소자로부터 열을 용이하게 방출시킬 수 있게 된다.
한편, 도 5는 본 발명에 따른 SiP 형태로 적층된 반도체 소자를 설명하기 위한 도면이다.
본 발명에 따른 SiP 형태로 적층된 반도체 소자는, 인터포저(interposer)(100)와, 상기 인터포저(100) 위에 적층 형성된 복수의 소자를 포함한다. 도 5에서는 제 1 소자(110), 제 2 소자(120), 제 3 소자(130), 제 4 소자(140)가 적층된 경우를 예로서 나타내었으나, 상기 소자의 숫자는 다양하게 변형 될 수 있다.
상기 제 1 소자(110)는 제 1 반도체 기판(113)과, 상기 반도체 기판(113) 위에 형성된 제 1 절연층(115)을 포함한다. 상기 제 1 절연층(115)은 PMD층을 포함할 수도 있으며, IMD층을 포함할 수도 있다. 또한, 도면으로 도시하지는 아니 하였으나, 상기 제 1 반도체 기판(113)의 하부면에 열방출 배선이 더 형성될 수도 있다.
상기 제 2 소자(120)는 제 2 반도체 기판(123)과, 상기 제 2 반도체 기판(123) 위에 형성된 제 2 절연층(125)을 포함한다. 상기 제 2 절연층(125)은 PMD층을 포함할 수도 있으며, IMD층을 포함할 수도 있다. 또한, 상기 제 2 반도체 기판(123)의 하부면에 제 2 열방출 배선(121)이 형성될 수 있다.
상기 제 3 소자(130)는 제 3 반도체 기판(133)과, 상기 제 3 반도체 기판(133) 위에 형성된 제 3 절연층(135)을 포함한다. 상기 제 3 절연층(135)은 PMD층을 포함할 수도 있으며, IMD층을 포함할 수도 있다. 또한, 상기 제 3 반도체 기판(133)의 하부면에 제 3 열방출 배선(131)이 형성될 수 있다.
상기 제 4 소자(140)는 제 4 반도체 기판(143)과, 상기 제 4 반도체 기판(143) 위에 형성된 제 4 절연층(145)을 포함한다. 상기 제 4 절연층(145)은 PMD층을 포함할 수도 있으며, IMD층을 포함할 수도 있다. 또한, 상기 제 4 반도체 기판(143)의 하부면에 제 4 열방출 배선(141)이 형성될 수 있다.
또한 본 발명에 의하면, 상기 각 소자(110)(120)(130)(140)에는 각 소자를 관통하는 관통전극이 형성되어 있다. 이에 따라, 각 관통전극을 통하여 상기 각 소자(110)(120)(130)(140)는 신호가 연결될 수 있게 된다.
또한 본 발명에 따른 반도체 소자는 상기 인터포저(100) 위에 형성된 방열판(150)을 포함한다. 상기 방열판(150)은 제 2, 제 3, 제 4 방열단자(127)(137)(147)를 통하여 상기 제 2, 제 3, 제 4 소자(120)(130)(140)와 연결될 수 있게 된다. 상기 각 방열단자(127)(137)(147)는 해당 소자(120)(130)(140)의 각 열방출 배선(121)(131)(141)과 연결되어 있다. 이에 따라, 본 발명에 따른 SiP 형태로 적층된 반도체 소자에 의하면, 각각의 적층된 소자로부터 열을 효과적으로 방출시킬 수 있게 된다.
본 발명에 따른 SiP 형태로 적층되는 반도체 소자의 제조방법은, 먼저 소자를 관통하는 관통전극과, 소자를 이루는 반도체 기판의 하부면에 열방출 배선이 형성된 복수의 소자를 형성한다. 그리고, 상기 복수의 소자를 인터포저(interposer) 위에 적층 형성하고, 상기 각 소자에 형성된 열방출 배선과 연결된 방열판을 형성한다.
상기 열방출 배선은 상기 반도체 기판 하부면에 구비된 트랜치에 형성되며, 상기 트랜치와 상기 열방출 배선 사이에 SiN막을 형성하는 단계를 더 포함할 수 있다. 또한 본 발명에 의하면, 상기 열방출 배선과 상기 방열판을 연결하는 방열단자를 형성하는 단계를 더 포함한다.
이상의 설명에서와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면, SiP 형태의 반도체 소자로부터 열을 용이하게 방출시킬 수 있는 장점이 있다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 인터포저(interposer);
    상기 인터포저 위에 적층 형성된 복수의 소자;
    상기 복수의 소자 내에 각각 형성되며, 각 소자를 관통하여 형성된 관통전극;
    상기 복수의 소자를 이루는 반도체 기판의 하부면에 각각 형성된 열방출 배선;
    상기 복수의 소자에 형성된 열방출 배선과 연결된 방열판;
    을 포함하는 것을 특징으로 하는 SiP 형태로 적층된 반도체 소자.
  10. 제 9항에 있어서,
    상기 열방출 배선은 상기 반도체 기판 하부면의 트랜치에 형성된 것을 특징으로 하는 SiP 형태로 적층된 반도체 소자.
  11. 제 10항에 있어서,
    상기 트랜치와 상기 열방출 배선 사이에 형성된 SiN막을 더 포함하는 것을 특징으로 하는 SiP 형태로 적층된 반도체 소자.
  12. 제 9항에 있어서,
    상기 열방출 배선과 상기 방열판을 연결하는 방열단자를 더 포함하는 것을 특징으로 하는 SiP 형태로 적층된 반도체 소자.
  13. 소자를 관통하는 관통전극과, 소자를 이루는 반도체 기판의 하부면에 열방출 배선이 형성된 복수의 소자를 형성하는 단계;
    상기 복수의 소자를 인터포저(interposer) 위에 적층 형성하는 단계;
    상기 열방출 배선과 연결된 방열판을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 SiP 형태로 적층된 반도체 소자 제조방법.
  14. 제 13항에 있어서,
    상기 열방출 배선은 상기 반도체 기판 하부면에 구비된 트랜치에 형성되는 것을 특징으로 하는 SiP 형태로 적층된 반도체 소자 제조방법.
  15. 제 14항에 있어서,
    상기 트랜치와 상기 열방출 배선 사이에 SiN막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 SiP 형태로 적층된 반도체 소자 제조방법.
  16. 제 13항에 있어서,
    상기 열방출 배선과 상기 방열판을 연결하는 방열단자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 SiP 형태로 적층된 반도체 소자 제조방법.
KR1020060082546A 2006-08-29 2006-08-29 반도체 소자 및 그 제조방법 KR100777926B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060082546A KR100777926B1 (ko) 2006-08-29 2006-08-29 반도체 소자 및 그 제조방법
US11/846,738 US20080054436A1 (en) 2006-08-29 2007-08-29 Semiconductor Device and Fabricating Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082546A KR100777926B1 (ko) 2006-08-29 2006-08-29 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100777926B1 true KR100777926B1 (ko) 2007-11-21

Family

ID=39080262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082546A KR100777926B1 (ko) 2006-08-29 2006-08-29 반도체 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US20080054436A1 (ko)
KR (1) KR100777926B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
US11329026B2 (en) * 2016-02-17 2022-05-10 Micron Technology, Inc. Apparatuses and methods for internal heat spreading for packaged semiconductor die
FR3050862A1 (fr) * 2016-05-02 2017-11-03 St Microelectronics Grenoble 2 Dispositif electronique a puces electroniques et dissipateur de la chaleur
US10163750B2 (en) 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
CN117690898A (zh) * 2022-09-02 2024-03-12 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067501A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
KR20040107442A (ko) * 2003-06-13 2004-12-20 소니 가부시끼 가이샤 반도체 장치 및 그 실장 구조와, 그 제조 방법
KR20060007093A (ko) * 2004-07-19 2006-01-24 김성진 질화물계 반도체 전계효과 트랜지스터 및 그 제조 방법
KR20060068546A (ko) * 2004-12-16 2006-06-21 한국과학기술연구원 ＡＩＮ 열방출층 및 ＴｉＮ 전극이 적용된 상변화 메모리

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
JP3750444B2 (ja) * 1999-10-22 2006-03-01 セイコーエプソン株式会社 半導体装置の製造方法
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
US7179747B2 (en) * 2004-02-04 2007-02-20 Texas Instruments Incorporated Use of supercritical fluid for low effective dielectric constant metallization
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067501A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
KR20040107442A (ko) * 2003-06-13 2004-12-20 소니 가부시끼 가이샤 반도체 장치 및 그 실장 구조와, 그 제조 방법
KR20060007093A (ko) * 2004-07-19 2006-01-24 김성진 질화물계 반도체 전계효과 트랜지스터 및 그 제조 방법
KR20060068546A (ko) * 2004-12-16 2006-06-21 한국과학기술연구원 ＡＩＮ 열방출층 및 ＴｉＮ 전극이 적용된 상변화 메모리

Also Published As

Publication number Publication date
US20080054436A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
CN108695176B (zh) 封装件及其形成方法
US8884440B2 (en) Integrated circuit device including through-silicon via structure having offset interface
JP6399887B2 (ja) Ｔｓｖ構造を具備した集積回路素子及びその製造方法
KR101692434B1 (ko) 반도체 소자 및 그 제조 방법
KR102114340B1 (ko) Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법
KR100889553B1 (ko) 시스템 인 패키지 및 그 제조 방법
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
KR101918609B1 (ko) 집적회로 소자
KR100737162B1 (ko) 반도체 소자 및 그 제조방법
US10763163B2 (en) Integrated circuit device and method of manufacturing the same
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
TW201838047A (zh) 封裝體及其形成方法
KR20080046115A (ko) 칩 스태킹을 위한 자기-정렬된 스루 비아
KR20190076516A (ko) 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
KR100789571B1 (ko) 반도체 소자 및 그 제조방법
KR100807050B1 (ko) 반도체 소자 및 그 제조방법
KR20170019676A (ko) 반도체 장치의 제조 방법
KR100783276B1 (ko) 반도체 소자 및 그 제조방법
KR100816243B1 (ko) 반도체 소자 및 그 제조방법
KR100789570B1 (ko) 반도체 소자 및 그 제조방법
KR100727261B1 (ko) 반도체 소자 및 그 제조방법
US20230119548A1 (en) Semiconductor chip and semiconductor package
KR20230035173A (ko) 반도체 칩, 반도체 패키지 및 제조 방법
KR20140038195A (ko) Ｔｓｖ구조 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee