CN117690898A - 半导体结构和半导体结构的制造方法 - Google Patents

半导体结构和半导体结构的制造方法 Download PDF

Info

Publication number
CN117690898A
CN117690898A CN202211073615.8A CN202211073615A CN117690898A CN 117690898 A CN117690898 A CN 117690898A CN 202211073615 A CN202211073615 A CN 202211073615A CN 117690898 A CN117690898 A CN 117690898A
Authority
CN
China
Prior art keywords
chip
circuit connection
chips
semiconductor structure
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211073615.8A
Other languages
English (en)
Inventor
吕开敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211073615.8A priority Critical patent/CN117690898A/zh
Priority to PCT/CN2022/130071 priority patent/WO2024045329A1/zh
Publication of CN117690898A publication Critical patent/CN117690898A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构和半导体结构的制造方法，半导体结构包括：承载结构；芯片模块，位于所述承载结构上，所述芯片模块包括多个堆叠设置的芯片；所述芯片具有相对的正面和背面，以及连接在二者之间的侧面；所述芯片的侧面具有焊盘，所述焊盘与所述芯片内的电路电连接；电路连接板，所述电路连接板与多个所述芯片的侧面相对设置，且与多个所述芯片的所述焊盘相连，所述电路连接板还与所述承载结构电连接。本公开实施例至少可以减小半导体结构的体积，且提高半导体结构的性能。

Description

半导体结构和半导体结构的制造方法
技术领域
本公开属于半导体领域，具体涉及一种半导体结构和半导体结构的制造方法。
背景技术
低功耗内存(Low Power Double Data Rate，LPDDR)具有低功耗和小体积的优点。LPDDR可以采用堆叠封装，以满足不同类型移动设备的需要。堆叠封装将原本一维的存储器布局扩展到三维，即将很多个芯片堆叠在一起并进行封装，从而大幅度提高了芯片的密度，并实现了大容量和高带宽。
然而随着堆叠层数的增多，LPDDR的体积增大，且性能有待提升。
发明内容
本公开实施例提供一种半导体结构和半导体结构的制造方法，至少有利于降低半导体结构的体积，并提升半导体结构的性能。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，其中，半导体结构包括：承载结构；芯片模块，位于所述承载结构上，所述芯片模块包括多个堆叠设置的芯片；所述芯片具有相对的正面和背面，以及连接在二者之间的侧面；所述芯片的侧面具有焊盘，所述焊盘与所述芯片内的电路电连接；电路连接板，所述电路连接板与多个所述芯片的侧面相对设置，且与多个所述芯片的所述焊盘相连，所述电路连接板还与所述承载结构电连接。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，制造方法包括：提供芯片，所述芯片具有相对的正面和背面，以及连接在二者之间的侧面；在所述芯片的侧面形成焊盘，所述焊盘所述芯片内的电路电连接；将多个所述芯片堆叠设置以形成芯片模块；提供电路连接板，将所述电路连接板与多个所述芯片的侧面相对设置，且将所述电路连接板与多个所述芯片的所述焊盘相连；提供承载结构，将所述芯片模块和所述电路连接板设置在所述承载结构上，且将所述电路连接板与所述承载结构电连接。
本公开实施例提供的技术方案至少具有以下优点：芯片内的电路与芯片侧面的焊盘电连接，焊盘与电路连接板相连，电路连接板与承载结构电连接。相比于引线键合，电路连接板所占据的空间位置更小，且不易发生脱离或断裂，从而有利于提高半导体结构的性能。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图2分别示出了两种LPDDR结构的示意图；
图3、图5、图7分别示出了本公开一实施例提供的不同半导体结构的剖面图；
图4、图6、图8-图11分别示出了本公开一实施例提供的不同半导体结构的俯向透视图；
图12-图15示出了本公开另一实施例提供的半导体结构的制造方法中各步骤对应的剖面示意图。
具体实施方式
由背景技术可知，随着堆叠层数的增多，LPDDR的体积增大，且性能有待提升。参考图1-图2，经分析发现，在LPDDR中，多个芯片的排列方向垂直于承载结构的上表面，芯片100与承载结构200使用引线键合的方式进行电信号连接，引线键合所需要的线环(wire loop)和键合手指(bond finger)等结构占用比较大空间，此外，随着堆叠层数的增多，引线300的长度越来越长，引线300过长会影响产品的运行速率，且增大发热程度。同时引线300会有断裂、脱离等不良等风险，从而降低产品的可靠性和良率。
本公开实施例提供一种半导体结构，其中，芯片的侧面具有焊盘，焊盘与电路连接板相连，电路连接板与承载结构电连接，从而可以实现芯片内的电路与承载结构的电连接。电路连接板的所占据的体积更小，且电路连接板与承载结构的连接强度更高，能够避免发生脱离、断裂的风险，从而提高半导体结构的可靠性和良率。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
如图3-图11所示，本公开一实施例提供一种半导体结构，半导体结构包括：承载结构4；芯片模块10，位于承载结构4上，芯片模块10包括多个堆叠设置的芯片1；芯片1具有相对的正面A和背面B，以及连接在二者之间的侧面C；芯片1的侧面C具有焊盘23，焊盘23与芯片1内的电路电连接；电路连接板3，电路连接板3与多个芯片1的侧面C相对设置，且与多个芯片1的焊盘23相连，电路连接板3还与承载结构4电连接。
这样的设计至少具有如下优点：
第一，由于芯片1的侧面C与电路连接板3相对设置，因此，相比于将焊盘23设置在正面A或背面B，焊盘23设置在芯片1的侧面C有利于增加焊盘23与电路连接板3的接触面积，从而提高焊接的牢固性，避免发生脱离的风险。
第二，电路连接板3上可以设置多条走线，从而实现各芯片1与承载结构4的电连接。电路连接板3作为走线的载体，使得走线的布局更为灵活和简便，有利于提高半导体结构的性能，并简化生产工艺。相比于采用引线或大块导电板实现芯片1与承载结构4的电连接，电路连接板3的体积更小，且散热效果更佳。
以下将对半导体结构进行详细说明。
在一些实施例中，参考图3、图5、图7，承载结构4可以为基板，比如有机基板或陶瓷基板等。多个芯片1可以包括存储芯片和逻辑芯片，存储芯片与逻辑芯片进行通信，存储芯片可以为动态随机存取存储器(DRAM，Dynamic Random Access Memory)。其中，靠近基板的芯片1可以为逻辑芯片，远离基板的芯片1可以为存储芯片。
在另一些实施例中，承载结构4可以是逻辑芯片，多个芯片1均为存储芯片；或者，承载结构4可以是基板，多个芯片1均为存储芯片。
承载结构4的上表面具有多个焊接部5，用于与电路连接板3进行焊接。
以下将对电路连接板3进行详细说明。
参考图3-图11，电路连接板3的材料可以选用具有优良散热性能的材料，比如硅基板、树脂板、陶瓷板等。电路连接板3上的走线的材料可以为铜。
电路连接板3朝向芯片模块10的一侧可以具有焊垫7，用于增大芯片1与电路连接板3的焊接面积，进而增加焊接强度。在一些实施例中，焊垫7的尺寸可以和焊盘23的尺寸相同。在另一些实施例中，焊垫7的尺寸也可以略微大于焊盘23的尺寸，即，为对准误差提高一定的设计余量。
另外，电路连接板3朝向芯片模块10的一侧可以具有凹槽，焊垫7设置在凹槽中，从而有利于充分利用电路连接板3的空间位置。在另一些实施例中，焊垫7可以凸设于电路连接板3的表面，从而使得电路连接板3的表面与芯片模块10的侧壁相间隔，即在电路连接板3与芯片模块10之间形成散热区域。
需要注意的是，电路连接板3上的多个焊垫7是相互分立的，而非一整块的导电板。这样设计的好处在于：第一，间隔设置的焊垫7的发热程度更低，能够降低对芯片1的不良影响；第二，相比于整块导电板，单个焊垫7与芯片1的胀缩程度的差异更小，能够减小二者的挤压程度，避免产生脱落或机械裂纹。第三，一整块导电板会限制多个芯片1与电路连接板3的连接位置，而多个焊垫7相互独立，则可以灵活布局各芯片1的焊盘23。第四，相比于整块导电板，间隔设置的焊垫7可以节约材料，降低生产成本；且焊垫7所占据的空间位置更小，有利于缩小半导体结构的体积。第五，焊垫7的面积更小，从而有利于增多焊垫7的数量，即提供更多的信号接口。第六，直接将焊垫7与焊盘23相焊接即可实现电路连接板3与芯片1的电连接，工艺更加简单；若采用整块导电板，还需先形成导电板，再将导电板与电路连接板3进行焊接，因此，工艺步骤更为繁杂。
参考图3、图5、图7，在垂直于承载结构4上表面的方向上，焊盘23的宽度与芯片1的厚度的比例为0.5～1。示例地，焊盘23的宽度与芯片1的厚度相同，即焊盘23较大的宽度能够增大焊接面积，从而有利于增大焊接强度。在一些实施例中，焊盘23的宽度为芯片1厚度的二分之一。需要说明的是，可以采用TSV(Through-Silicon Vias，硅穿孔)的形成工艺形成焊盘23，因此，在焊盘23的宽度较小时，工艺难度更低，工艺时间更短。后续将对此进行详细说明。
在一些实施例中，电路连接板3上的走线可以位于电路连接板3朝向芯片模块10的一侧，从而能够便于焊垫7与走线进行电连接。
此外，多个芯片1所需要的相同信号可以利用电路连接板3上的同一走线连接至承载结构4，如此，有利于减少走线数量，进而可以缩小电路连接板3的体积；此外，还有利于减少电路连接板3与承载结构4之间的焊接部5，从而简化电路连接板3与承载结构4的连接工艺。在另一些实施例中，每个芯片1也可以单独连接电路连接板3上的走线，而不与其它芯片1共用电路连接板3上的走线。
以下将对芯片1进行详细说明。
在一些实施例中，参考图4、图6、图8、图9，多个芯片1在承载结构4上表面的正投影重叠。如此，芯片模块10的形状更规整，有利于缩小半导体结构的体积。
在另一些实施例中，参考图10-图11，相邻芯片1交错设置，即相邻芯片1在承载结构4上表面的正投影具有部分重叠，如此，有利于增大相邻芯片1之间的散热空间以提高散热效果，进而减小芯片模块10与电路连接板3的胀缩程度的差异。具体地，参考图10，相邻芯片1的错位方向平行于电路连接板3的延伸方向，如此，相邻芯片1的焊盘23既可以连接同一电路连接板3，也可以连接不同的电路连接板3。参考图11，相邻芯片1的错位方向垂直于电路连接板3的延伸方向，相应地，可以设置两个相对设置的电路连接板3，以使得相邻芯片1的焊盘23可以分别连接两个电路连接板3。
参考图3-图11，芯片1的表面具有衬垫21和布线层220，且布线层220连接在衬垫21与焊盘23之间。也就是说，衬垫21可以作为芯片1内的电路的引出接口，布线层220可以改变引出接口的布局，从而实现衬垫21与焊盘23的电连接。此外，布线层220可以采用具有较高导热性的材料，从而有助于提高芯片1的散热速度。布线层220和衬垫21的材料可以为铝、铜等金属。
在一些实施例中，参考图3和图5，衬垫21和布线层220位于芯片1的正面A，且衬垫21与芯片1内的电路相连。也就是说，在芯片1内的电路制造完成后，可以采用原有的后段工艺形成衬垫21和布线层220，从而可以简化生产工艺。
在另一些实施例中，参考图7，衬垫21和布线层220位于芯片1的背面B，且芯片1还包括贯穿的导电通孔24，导电通孔24与芯片1内的电路相连，并与衬垫21相连。示例地，导电通孔24可以为硅穿孔(Through-Silicon Vias,TSV)。导电通孔24能够提高芯片1的散热程度，从而提高半导体结构的性能。此外，导电通孔24与焊垫7可以在同一工艺步骤中形成，从而降低生产成本。后续将对此进行详细说明。
参考图3、图5、图7在一些实施例中，对于相邻两个芯片1，一芯片1的正面A与另一芯片1的背面B相对设置。也就是说，芯片模块10中所有芯片1的正面A的朝向相同，所有芯片1的背面B的朝向也相同，半导体结构的均一性更好。需要说明的是，由于芯片1的正面A的发热程度更大，因此，若相邻芯片1的两个正面A相对设置，则可能造成热量堆积。
在一些实施例中，芯片模块10所有的衬垫21均位于芯片1的正面A，因此，采用上述正面A对背面B的堆叠方式可以使得相邻芯片1的衬垫21的距离相同，从而可以提高半导体结构的均一性。在另一些实施例中，芯片模块10的所有衬垫21也可以位于芯片1的背面B。
在一些实施例中，参考图4、图6、图8-图11，每个芯片1具有多个衬垫21和多个焊垫7，布线层220包括多条间隔设置的布线22，且多条布线22分别与不同的衬垫21相连，从而用于引出不同的信号。
参考图3-图6以及图9-图11，电路连接板3的数量为多个，芯片模块10具有多个侧壁，多个电路连接板3分别位于芯片模块10的不同侧壁；每个电路连接板3与部分芯片1的焊盘23相连，且每个芯片1的焊盘23与至少一个电路连接板3相连。即，每个芯片1具有多个侧面C，多个电路连接板3与芯片1的不同侧面C相对设置。示例地，芯片1在承载结构4上的正投影的形状为矩形，则每个芯片1有四个侧面C，芯片模块10共有四个侧壁。电路连接板3的数量最多可以为四个，即芯片模块10的每个侧壁都可以设有一个电路连接板3。
也就是说，在电路连接板3的数量较多时，可以为芯片模块10提供更充足的焊接位置和走线位置，从而便于将芯片模块10与电路连接板3进行电连接。
在另一些实施例中，参考图7和图8，图8为图7所示的半导体结构的俯向透视图，电路连接板3的数量为一个，且所有芯片1的焊盘23均与电路连接板3相连。即，电路连接板3的数量较少，能够节约成本，缩小半导体结构的体积；此外，还能够减少电路连接板3与芯片模块10和承载结构4的焊接步骤，提高生产效率。
示例地，芯片模块10中的芯片1的数量可以与电路连接板3的数量成正比。即，在芯片1的数量较多时，可以提供更多的电路连接板3，以便于能够满足每个芯片1的走线需求；在芯片1的数量较少时，可以提供较少的电路连接板3，以降低生产成本，减小半导体结构的体积。举例而言，芯片模块10的芯片1数量少于四个，可以采用一个电路连接板3；芯片1数量为4个至8个，可以采用两个电路连接板3；芯片1数量超过八个，可以用采用三个或四个电路连接板3。
具体地，参考图3-图6，电路连接板3为两个，且两个电路连接板3位于芯片模块10的相对两侧。即，芯片1的电路可以从相对两侧的电路连接板3引出。这样的设计至少包括如下优点：第一，由于两个电路连接板3之间的距离较远，从而可以降低信号干扰，还能够便于对承载结构4上的走线进行布局。第二，由于电路连接板3是焊接在芯片模块10侧壁的，因此，电路连接板3也能够对芯片模块10起到固定作用，电路连接板3位于芯片模块10的相对两侧，能够提高结构强度。第三，芯片模块10相对两侧的面积是相同的，因此，两个电路连接板3的面积可以相同，从而有利于提高半导体结构的均一性。第四，半导体结构的对称性更好，能够便于后续对半导体结构进行封装。
在一些实施例中，参考图3-图4、图7-图11，每个芯片1具有多个焊盘23，且同一芯片1的多个焊盘23与同一电路连接板3相连。即，每个芯片1的电路从一个电路连接板3引出。由此，便于统一同一芯片1的焊盘23、布线层220以及衬垫21的位置。
示例地，参考图3-图4，图4为图3所示的半导体结构的俯向透视图，多个奇数层的芯片1的焊盘23连接同一电路连接板3；多个偶数层的芯片1的焊盘23连接同一电路连接板3。也就是说，相邻两个芯片1的焊盘23与不同的电路连接板3相连，从而可以避免相邻芯片1的信号干扰。同理，参考图9，若芯片模块10与三个电路连接板3相连时，相邻的三个芯片1的焊盘23可以分别连接三个电路连接板3。若芯片模块10与四个电路连接板3相连时，相邻的四个芯片1的焊盘23可以分别连接四个电路连接板3。
继续参考图3-图4，奇数层和偶数层的芯片1的衬垫21分别位于芯片1的相对两侧，且分别靠近与其电连接的电路连接板3。具体地，芯片模块10具有相对的第一侧和第二侧，相邻芯片1的衬垫21分别位于第一侧和第二侧。位于第一侧的衬垫21与位于第一侧的电路连接板3相连，位于第二侧的衬垫21与位于第二侧的电路连接板3相连。如此，在芯片1同一侧的相邻衬垫21的距离更远，从而有利于降低信号干扰；此外，还有利于缩短布线22的长度，以降低线阻。
同理，参考图9，若芯片模块10与三个电路连接板3相连时，则相邻的三个芯片1的衬垫21可以分别靠近芯片模块10的三个侧壁。若芯片模块10与四个电路连接板3相连时，则相邻的四个芯片1的衬垫21可以分别靠近芯片模块10的四个侧壁。
在另一些实施例中，参考图5-图6，图6为图5所示的半导体结构的俯向透视图，同一芯片1的多个焊盘23也可以与不同的电路连接板3相连，如此，可以增大同一芯片1上的多个焊盘23的距离，避免发生错误的电连接。此外，多个芯片1相同的电路可以与同一电路连接板3电连接。换言之，每个芯片1需要多种不同的信号，可以将这些信号进行分类，使得多个芯片1的相同信号与同一电路连接板3相连，如此，可以降低不同信号之间的干扰。由此可知，根据信号的种类选择不同的电路连接板3，也便于多个芯片1利用电路连接板3上的同一走线，从而减少走线数量。
在一些实施例中，参考图4、图6、图9-图11，与同一电路连接板3的多个芯片1的焊盘23可以在垂直于承载结构4上表面的方向上对齐，即焊盘23在承载结构4上表面的正投影重合，如此，半导体结构的均一性更好，工艺更简单。举例而言，多个芯片1具有相同信号的焊盘23在承载结构4上表面的正投影重合，因此，若这些焊盘23与电路连接板3上的同一走线相连，可以缩短走线的长度，从而减小走线的电阻。
在另一些实施例中，参考图8，与同一电路连接板3的连接的相邻芯片1的焊盘23可以在承载结构4上表面的方向上交错设置，即焊盘23在承载结构4上表面的正投影错开设置或具有部分重叠，从而有利于减小信号干扰。由前述可知，电路连接板3上的焊垫7是相互独立的，而非一整块导电板，因此，可以根据芯片1的焊盘23位置对焊垫7的位置进行灵活调整。
参考图3、图5、图7，相邻芯片1之间还具有粘结层6。芯片1和电路连接板3的热胀冷缩程度可能存在差异，粘结层6具有一定的弹性，因此可以起到缓冲作用。比如，芯片1的膨胀程度比电路连接板3的膨胀程度更大时，相邻芯片1可以挤压粘结层6，从而保证芯片1与电路连接板3的焊接强度。此外，由于粘结层6还可以固定位于其两侧的芯片1，从而提高芯片模块10的结构强度。
示例地，在垂直于承载结构4上表面的方向上，粘结层6的厚度与芯片1的厚度的比例为0.2～0.4。值得说明地的是，若粘结层6的厚度过小，则其粘结力可能较小，且缓冲作用较小；若粘结层6的厚度过大，则可能造成空间位置的浪费。在粘结层6的厚度与芯片1的厚度的比例保持在上述范围时，有利于兼顾上述两方面的问题。
在一些实施例中，参考参考图3和图5，粘结层6包括第一粘结层61和第二粘结层62，第二粘结层62位于第一粘结层61上，第二粘结层62的弹性模量大于第一粘结层61的弹性模量。即，第二粘结层62抵抗弹性变形的能力更强。需要说明的是，粘结层6是由一张较大的粘结膜切割而来的，第二粘结层62不易发生变形，从而可以在切割时防止翘曲；而第二粘结层62的粘结力较大，可以保证粘结性能。在另一些实施例中，参考图7，粘结层6也可以为单层结构，由此，结构更加简单，成本更低；或者，粘结层6也可以为三层及三层以上的复合结构。
在一些实施例中，粘结层6在承载结构4上的正投影面积等于芯片1在承载结构4上的正投影面积；即粘结层6的侧面可以与芯片1的侧面齐平，从而便于粘结层6的侧面与电路连接板3相连。由此，粘结层6的缓冲作用更强、粘结力更大，且粘结层6的侧面还能够用于粘结电路连接板3，从而提高结构强度。
需要说明是，在相邻两个芯片1的堆叠方式为正面A对背面B时，粘结层6与一芯片1的正面A粘结，并与另一芯片1的背面B粘结，因此，多个粘结层6的受热程度相对一致，能够避免部分粘结层6因热量堆积而出现不同的老化程度。
在一些实施例中，参考图5-图6，电路连接板3背向芯片模块10的表面上还设置有散热层8，从而有利于提高电路连接板3和芯片模块10的散热速度。散热程度提高有利于降低芯片1和电路连接板3的膨胀程度的差异，从而避免焊盘23与焊垫7发生脱离。由于电路连接板3的表面相对平整，从而便于为散热层8提供安装位置。
举例而言，散热层8可以为散热芯片1，比如微流道散热芯片。微流道散热芯片中设有微流通道，冷却液体可以进入微流通道吸收热量，此后从微流通道排成以带走热量，通过控制冷却液体在微流通孔中的流动速度以控制散热速率，另外可以选用两相冷却液体，即冷却液体可以因温度变化而产生相变，从而带走更多热量。在另一些实施例中，散热层8还可以其它高导热材料，比如铜、石墨烯、氮化铝等材料。
此外，散热层8还可以具有粗糙的表面，以增加散热面积，从而提高散热效果。比如，散热层8的表面可以包括纳米粗糙结构或微米粗糙结构。
在另一些实施例中，散热层8可以位于不设有电路连接板3的芯片模块10的侧壁，由此散热层与芯片模块10的距离更近，能够更好地引导芯片模块10的散热过程。
综上所述，通过电路连接板3和焊垫7将芯片1内的电路与承载结构4进行电连接。由此，可以有效的减少引线键合工艺所需要的线环和键合手指需要的空间，从而可以增加芯片1的设计空间，增加容量，此外，完整的焊接结构还可以提高产品的可靠性。此外，可以采用粘结层6、散热层8等结构以降低芯片1和电路连接板3发热而产生的不良影响，从而保证半导体结构的性能。
如图12-图15、图3所示，本公开另一实施例提供一种半导体结构的制造方法，以下将结合附图对本申请一实施例提供的半导体结构的制造方法进行详细说明。
参考图12，提供芯片1，芯片1具有相对的正面A和背面B，以及连接在二者之间的侧面；在芯片1的侧面形成焊盘23，焊盘23芯片1内的电路电连接。
示例地，形成焊盘23的步骤包括：在芯片1的边缘形成通孔，形成填充通孔的焊盘23；对芯片1的边缘进行切割处理，以露出焊盘23的侧面。在一些实施例中，若衬垫21和布线层220形成在芯片1的背面B，则可以在形成焊垫7的过程中，形成贯穿芯片1的导电通孔24，从而简化生产工艺。此外，焊盘23可以覆盖芯片1的整个侧面C，即用于填充焊盘23的通孔贯穿芯片1。
示例地，可以采用干法刻蚀的方法形成通孔，此后在通孔中沉积金属材料以作为焊盘23。如此，可以避免重构晶圆，生产工艺更加简单。在另一些实施例中，也可以在形成布线层220后，将多个芯片1进行堆叠设置，从而形成芯片模块10，采用模塑工艺将多个芯片模块10进行重构，从而形成重构晶圆。在重构晶圆的侧面形成焊盘23后，再对重构晶圆进行切割，以划分为多个独立的芯片模块10。
在形成焊盘23之前，还包括：在芯片1的表面形成衬垫21和布线层220，从而将芯片1内的电路与焊盘23电连接。示例地，在芯片1表面形成第一绝缘层，对第一绝缘层进行图形化处理，以形成用于填充衬垫21的开口；在开口中沉积导电材料以作为衬垫21。此后，在第一绝缘层上形成第二绝缘层，对第二绝缘层进行图形化处理，以形成用于填充布线层220的沟槽，在沟槽中沉积导线材料以作为布线层220。
参考图13，将多个芯片1堆叠设置以形成芯片模块10。示例地，芯片1按照两侧交错的方式进行堆叠的方式，即相邻芯片1的焊盘23交错设置。芯片1与芯片1之间可以通过粘结层6进行粘连。粘结层6的材料可以为固晶用胶膜(die attach film，DAF)。粘结工艺较为简单，能够节约成本。此外，粘结层6中还可以掺杂有金属离子，以提高芯片1的散热效果。需要说明的是，在堆叠过程中，位于底层的芯片1的下表面可以暂时不用粘附粘结层6，以便于后续对芯片模块10的进行翻转。
参考图14-图15，提供电路连接板3，将电路连接板3与多个芯片1的侧面相对设置，且将电路连接板3与多个芯片1的焊盘23相连。示例地，参考图14，将堆叠好的芯片模块10垂直焊接在第一块电路连接板3上。参考图15，翻转芯片模块10以使得第一块电路连接板3朝下设置，在芯片模块10的侧壁焊接第二块电路连接板3，以使得两块电路连接板3相对设置。
参考图3，提供承载结构4，将芯片模块10和电路连接板3设置在承载结构4上，且将电路连接板3与承载结构4电连接。示例地，将芯片模块10再次翻转后，以使电路连接板3垂直于承载结构4，并且将芯片1的焊盘23与电路连接板3的焊垫7进行对准，此后，将电路连接板3焊接在承载结构4上。
此外，在焊接之前，还可以在芯片模块10的底部粘附粘结层6，此粘结层6用于粘结承载结构4和底层的芯片1。此外，此粘结层6可以在承载结构4和芯片1的发生胀缩时起到缓冲作用。
综上所述，在本申请实施例中，通过重布线层工艺(RDL，ReDistribution Layer)将芯片1表面的衬垫21将信号引到芯片1的边缘。芯片1堆叠所形成的芯片模块10可以垂直焊接在电路连接板3上。
在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。

Claims (16)

1.一种半导体结构，其特征在于，包括：
承载结构；
芯片模块，位于所述承载结构上，所述芯片模块包括多个堆叠设置的芯片；
所述芯片具有相对的正面和背面，以及连接在二者之间的侧面；所述芯片的侧面具有焊盘，所述焊盘与所述芯片内的电路电连接；
电路连接板，所述电路连接板与多个所述芯片的侧面相对设置，且与多个所述芯片的所述焊盘相连，所述电路连接板还与所述承载结构电连接。
2.根据权利要求1所述的半导体结构，其特征在于，所述芯片的表面具有衬垫和布线层，且所述布线层连接在所述衬垫与所述焊盘之间；
所述衬垫和所述布线层位于所述芯片的正面，且所述衬垫与所述芯片内的电路相连；或者，
所述衬垫和所述布线层位于所述芯片的背面，且所述芯片还包括贯穿的导电通孔，所述导电通孔与所述芯片内的电路相连，并与所述衬垫相连。
3.根据权利要求2所述的半导体结构，其特征在于，
所述电路连接板的数量为一个，且所有所述芯片的所述焊盘均与所述电路连接板相连；或者，
所述电路连接板的数量为多个，所述芯片模块具有多个侧壁，多个所述电路连接板分别位于所述芯片模块的不同侧壁；每个所述电路连接板与部分所述芯片的所述焊盘相连，且每个所述芯片的所述焊盘与至少一个所述电路连接板相连。
4.根据权利要求3所述的半导体结构，其特征在于，所述电路连接板为两个，且两个所述电路连接板位于所述芯片模块的相对两侧。
5.根据权利要求4所述的半导体结构，其特征在于，每个所述芯片具有多个所述焊盘，且同一所述芯片的多个所述焊盘与同一所述电路连接板相连。
6.根据权利要求5所述的半导体结构，其特征在于，
多个奇数层的所述芯片的所述焊盘连接同一所述电路连接板；
多个偶数层的所述芯片的所述焊盘连接同一所述电路连接板。
7.根据权利要求6所述的半导体结构，其特征在于，
奇数层和偶数层的所述芯片的所述衬垫分别位于所述芯片的相对两侧，且分别靠近与其电连接的所述电路连接板。
8.根据权利要求7所述的半导体结构，其特征在于，
在垂直于承载结构上表面的方向上，多个奇数层的所述芯片的所述衬垫正对设置；多个偶数层的所述芯片的所述衬垫正对设置。
9.根据权利要求1所述的半导体结构，其特征在于，相邻所述芯片之间还具有粘结层。
10.根据权利要求9所述的半导体结构，其特征在于，所述粘结层包括第一粘结层和第二粘结层，所述第二粘结层位于所述第一粘结层上，所述第二粘结层的弹性模量大于所述第一粘结层的弹性模量。
11.根据权利要求9所述的半导体结构，其特征在于，在垂直于承载结构上表面的方向上，所述粘结层的厚度与所述芯片的厚度的比例为0.2～0.4。
12.根据权利要求9所述的半导体结构，其特征在于，所述粘结层在所述承载结构上的正投影面积等于所述芯片在所述承载结构上的正投影面积；
所述粘结层的侧面还与所述电路连接板相连。
13.根据权利要求1所述的半导体结构，其特征在于，在垂直于承载结构上表面的方向上，所述焊盘的宽度与所述芯片的厚度的比例为0.5～1。
14.根据权利要求1所述的半导体结构，其特征在于，对于相邻两个所述芯片，一所述芯片的正面与另一所述芯片的背面相对设置。
15.一种半导体结构的制造方法，其特征在于，包括：
提供芯片，所述芯片具有相对的正面和背面，以及连接在二者之间的侧面；在所述芯片的侧面形成焊盘，所述焊盘所述芯片内的电路电连接；
将多个所述芯片堆叠设置以形成芯片模块；
提供电路连接板，将所述电路连接板与多个所述芯片的侧面相对设置，且将所述电路连接板与多个所述芯片的所述焊盘相连；
提供承载结构，将所述芯片模块和所述电路连接板设置在所述承载结构上，且将所述电路连接板与所述承载结构电连接。
16.根据权利要求15所述的半导体结构的制造方法，其特征在于，形成所述焊盘的步骤包括：
在所述芯片的边缘形成通孔，形成填充所述通孔的所述焊盘；
对所述芯片的边缘进行切割处理，以露出所述焊盘的侧面。
CN202211073615.8A 2022-09-02 2022-09-02 半导体结构和半导体结构的制造方法 Pending CN117690898A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211073615.8A CN117690898A (zh) 2022-09-02 2022-09-02 半导体结构和半导体结构的制造方法
PCT/CN2022/130071 WO2024045329A1 (zh) 2022-09-02 2022-11-04 半导体结构和半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211073615.8A CN117690898A (zh) 2022-09-02 2022-09-02 半导体结构和半导体结构的制造方法

Publications (1)

Publication Number Publication Date
CN117690898A true CN117690898A (zh) 2024-03-12

Family

ID=90100265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211073615.8A Pending CN117690898A (zh) 2022-09-02 2022-09-02 半导体结构和半导体结构的制造方法

Country Status (2)

Country Link
CN (1) CN117690898A (zh)
WO (1) WO2024045329A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778934A (ja) * 1993-09-06 1995-03-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4361670B2 (ja) * 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
KR100486832B1 (ko) * 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
KR100777926B1 (ko) * 2006-08-29 2007-11-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2010057339A1 (en) * 2008-11-19 2010-05-27 Hong Kong Applied Science and Technology Research Institute Co. Ltd Semiconductor chip with through-silicon-via and sidewall pad

Also Published As

Publication number Publication date
WO2024045329A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
US7589410B2 (en) Molded reconfigured wafer, stack package using the same, and method for manufacturing the stack package
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
TWI436469B (zh) 多晶片模組的改良電性連接
JP4580671B2 (ja) 半導体装置
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
US8390114B2 (en) Semiconductor package
KR100255476B1 (ko) 볼 그리드 어레이 패키지
KR100744146B1 (ko) 연성 접속판을 이용하여 배선 기판과 칩을 연결하는 반도체패키지
US10418315B2 (en) Semiconductor device and manufacturing method thereof
CN113169157A (zh) 存储器通道长度减小的双面安装式大mcm封装件
US7042104B2 (en) Semiconductor package using flexible film and method of manufacturing the same
US20230197652A1 (en) Package structure and packaging method
US6586825B1 (en) Dual chip in package with a wire bonded die mounted to a substrate
CN117690898A (zh) 半导体结构和半导体结构的制造方法
KR20090022771A (ko) 스택 패키지
CN115527979A (zh) 半导体封装
JP4801133B2 (ja) 半導体装置
JP2003273321A (ja) 半導体モジュール
WO2024040749A1 (zh) 半导体结构和半导体结构的制造方法
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
KR102502239B1 (ko) 반도체 칩, 인쇄 회로 기판, 이들을 포함하는 멀티 칩 패키지 및 멀티 칩 패키지의 제조방법
WO2024036765A1 (zh) 半导体结构和半导体结构的制造方法
US20240063187A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
US20240055333A1 (en) Semiconductor structure and method for manufacturing same
US20240055408A1 (en) Semiconductor package structure and method for preparing semiconductor package structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination