CN115527979A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN115527979A
CN115527979A CN202110804724.1A CN202110804724A CN115527979A CN 115527979 A CN115527979 A CN 115527979A CN 202110804724 A CN202110804724 A CN 202110804724A CN 115527979 A CN115527979 A CN 115527979A
Authority
CN
China
Prior art keywords
interposer
virtual
semiconductor package
substrate
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110804724.1A
Other languages
English (en)
Inventor
陈骏盛
黄丘宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN115527979A publication Critical patent/CN115527979A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Abstract

本发明公开一种半导体封装，包括基板、多个中介层、多个芯片与虚拟中介层。多个中介层堆叠在基板上。多个芯片位于多个中介层上。芯片电连接至中介层。虚拟中介层位于中介层与基板之间，且电连接至中介层。芯片不位于虚拟中介层与中介层之间。

Description

半导体封装
技术领域
本发明涉及一种半导体结构，且特别是涉及一种半导体封装。
背景技术
在集成电路的封装过程中，可将半导体芯片进行堆叠，且可将半导体芯片结合到其他封装组件(如，中介层及封装基板)。由此，所得到的封装可称为三维(three-dimensional，3D)半导体封装。然而，如何进一步提升半导体封装的设计弹性与封装密度为目前持续努力的目标。
发明内容
本发明提供一种半导体封装，其可提升半导体封装的设计弹性与封装密度。
本发明提出一种半导体封装，包括基板、多个中介层、多个芯片与虚拟中介层。多个中介层堆叠在基板上。多个芯片位于多个中介层上。芯片电连接至中介层。虚拟中介层位于中介层与基板之间，且电连接至中介层。芯片不位于虚拟中介层与中介层之间。
依照本发明的一实施例所述，在上述半导体封装中，中介层可电连接至基板。
依照本发明的一实施例所述，在上述半导体封装中，芯片可电连接至基板。
依照本发明的一实施例所述，在上述半导体封装中，虚拟中介层可电连接至基板。
依照本发明的一实施例所述，在上述半导体封装中，虚拟中介层可经由中介层电连接至芯片。
依照本发明的一实施例所述，在上述半导体封装中，虚拟中介层可具有在远离基底的方向上延伸的部分。
依照本发明的一实施例所述，在上述半导体封装中，虚拟中介层可具有不同高度的多个上表面。
依照本发明的一实施例所述，在上述半导体封装中，虚拟中介层可具有不同高度的多个下表面。
依照本发明的一实施例所述，在上述半导体封装中，虚拟中介层可位于堆叠的相邻两个中介层之间。
依照本发明的一实施例所述，在上述半导体封装中，虚拟中介层可位于另一个虚拟中介层与中介层之间。
依照本发明的一实施例所述，在上述半导体封装中，虚拟中介层可位于另一个所述虚拟中介层与基底之间。
依照本发明的一实施例所述，在上述半导体封装中，堆叠的相邻两个中介层的尺寸可在远离基底的方向上递减。
依照本发明的一实施例所述，在上述半导体封装中，堆叠的相邻两个中介层的尺寸可在远离基底的方向上递增。
依照本发明的一实施例所述，在上述半导体封装中，还可包括虚拟芯片。虚拟芯片位于中介层与基板之间，且电连接至中介层。
依照本发明的一实施例所述，在上述半导体封装中，芯片不位于虚拟芯片与中介层之间。
依照本发明的一实施例所述，在上述半导体封装中，虚拟芯片可位于堆叠的相邻两个中介层之间。
依照本发明的一实施例所述，在上述半导体封装中，虚拟芯片可位于中介层与虚拟中介层之间。
依照本发明的一实施例所述，在上述半导体封装中，虚拟芯片可位于堆叠的相邻两个虚拟中介层之间。
依照本发明的一实施例所述，在上述半导体封装中，虚拟芯片可经由中介层电连接至芯片。
依照本发明的一实施例所述，在上述半导体封装中，虚拟中介层可位于虚拟芯片与中介层之间。
基于上述，在本发明所提出的半导体封装中，由于虚拟中介层具有支撑功能与电连接功能，且可依据需求来调整虚拟中介层的配置方式与形状，因此可使得半导体封装的设计可更具有弹性，且有助于提升封装密度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明一实施例的半导体封装的示意图；
图2A至图2I为本发明另一些实施例的虚拟中介层的示意图；
图3为本发明另一实施例的半导体封装的示意图。
符号说明
10,20:半导体封装
100:基底
102,102A～102L:中介层
104,104A～104C:芯片
106,106A,106B:虚拟中介层
108,108A～108C,112:连接端子
110,110A～110D:虚拟芯片
BS:下表面
D1:方向
P:部分
TS:上表面
具体实施方式
图1为根据本发明一实施例的半导体封装的示意图。图2A至图2I为根据本发明另一些实施例的虚拟中介层的示意图。
请参照图1，本发明提出一种半导体封装10包括基板100、多个中介层102、多个芯片104与虚拟中介层106。基板100可为封装基板。在一些实施例中，封装基板可包括基底、重布线层、介电层与通孔(via)，但本发明并不以此限。基板100的基底的材料可为硅(如，单晶硅或多晶硅)、玻璃、有机材料、陶瓷、复合材料或其组合。此外，半导体封装10还可包括多个连接端子108。连接端子108可为凸块(如，锡球)，但本发明并不以此为限。
多个中介层102堆叠在基板100上。在一些实施例中，介层102可提供扇出功能(fan-out function)或扇入功能(fan-in function)。中介层102可用以承载芯片104。堆叠的相邻两个中介层102(如，中介层102A与中介层102B)可通过连接端子108彼此电连接。在一些实施例中，中介层102可包括基底、重布线层、介电层与通孔，但本发明并不以此限。中介层102的基底的材料可为硅(如，单晶硅或多晶硅)、玻璃、有机材料、陶瓷、复合材料或其组合。在一些实施例中，中介层102可为在双面具有重布线层的中介层(即，双面绕线(double-side routing)的中介层)或在单面具有重布线层的中介层(即，单面绕线(single-side routing)的中介层)。
在一些实施例中，如图1所示，堆叠的相邻两个中介层102的尺寸(如，上视面积或宽度)可在远离基底100的方向D1上递减或递增(图1)，但本发明并不以此为限。举例来说，堆叠且相邻的中介层102A与中介层102B的尺寸(如，上视面积或宽度)可在远离基底100的方向D1上递减。堆叠且相邻的中介层102C与中介层102D的尺寸(如，上视面积或宽度)可在远离基底100的方向D1上递增。在另一些实施例中，堆叠的相邻两个中介层102的尺寸(如，上视面积或宽度)可彼此相同(图3)。
在一些实施例中，如图1所示，堆叠的相邻两个连接端子108的尺寸(如，半径或宽度)可在远离基底100的方向D1上递减或递增，但本发明并不以此为限。举例来说，堆叠且相邻的连接端子108A与连接端子108B的尺寸(如，半径或宽度)可在远离基底100的方向D1上递增。堆叠且相邻的连接端子108B与连接端子108C的尺寸(如，半径或宽度)可在远离基底100的方向D1上递减。在另一些实施例中，堆叠的相邻两个连接端子108的尺寸(如，半径或宽度)可彼此相同(图3)。
多个芯片104位于多个中介层102上。芯片104电连接至中介层102。芯片104可经由连接端子(未示出)电连接至所对应的中介层102，但本发明并不以此为限。连接端子可为凸块(如，锡球)，但本发明并不以此为限。芯片104分别可为功率芯片、射频芯片、绘图芯片、存储器芯片等功能性芯片。
虚拟中介层106位于中介层102与基板100之间，且电连接至中介层102。在一些实施例中，虚拟中介层106可提供扇出功能或扇入功能。虚拟中介层106不直接承载芯片104，亦即芯片104不位于虚拟中介层106与中介层102之间。举例来说，芯片104不位于虚拟中介层106与中介层102E之间。芯片104不位于虚拟中介层106与中介层102F之间。虚拟中介层106可具有支撑功能与电连接功能，因此可使得半导体封装10的设计具有弹性，且有助于提升封装密度。此外，由于虚拟中介层106可具有支撑功能与电连接功能(如，用以传输信号流、数据流或电源)，因此可将虚拟中介层106设置在半导体封装10中需要支撑与电连接的任意位置，且虚拟中介层106的设置方式并不以图1为限。在本实施例中，部分虚拟中介层106可位于中介层102E与基底100之间，部分虚拟中介层106可位于中介层102F与基底100之间，且部分虚拟中介层106可位于中介层102F与中介层102G之间，但本发明并不以此为限。
在一些实施例中，虚拟中介层106可包括基底、重布线层、介电层与通孔，但本发明并不以此限。虚拟中介层106的基底的材料可为硅(如，单晶硅或多晶硅)、玻璃、有机材料、陶瓷、复合材料或其组合。在一些实施例中，虚拟中介层106可为在双面具有重布线层的虚拟中介层(即，双面绕线的虚拟中介层)或在单面具有重布线层的虚拟中介层(即，单面绕线的虚拟中介层)。
在一些实施例中，虚拟中介层106可经由中介层102电连接至芯片104。举例来说，虚拟中介层106可经由连接端子108与中介层102E电连接至位于中介层102E上的芯片104A。虚拟中介层106可经由连接端子108与中介层102F电连接至位于中介层102F上的芯片104B。
在本实施例中，虚拟中介层106可具有在远离基底100的方向D1上延伸的部分P，但本发明并不以此为限。此外，虚拟中介层106可具有不同高度的多个上表面TS，但本发明并不以此为限。另外，虚拟中介层106可具有不同高度的多个下表面BS，但本发明并不以此为限。另一方面，虚拟中介层106的形状并不限于图1中的形状。虚拟中介层106的形状可依据支撑与电连接上的需求来进行调整。在另一些实施例中，依据支撑与电连接上的需求，虚拟中介层106可具有如图2A至图2I所示的形状。如图2A所示，虚拟中介层106可仅具有一个上表面TS与一个下表面BS。
此外，半导体封装10还可包括虚拟芯片110。虚拟芯片110可具有支撑功能与电连接功能(如，用以传输信号流、数据流或电源)，因此可使得半导体封装10的设计更具有弹性，且有助于进一步提升封装密度。在本实施例中，虚拟芯片110可具有支撑功能与电连接功能，但不具有其他功能。亦即，虚拟芯片110是指具有支撑功能与电连接功能但不具有其他功能的芯片。虚拟芯片110位于中介层102与基板100之间，且电连接至中介层102。在本实施例中，虚拟芯片110可位于中介层102上，但本发明并不以此为限。虚拟芯片110可经由连接端子(未示出)电连接至所对应的中介层102，但本发明并不以此为限。连接端子可为凸块(如，锡球)，但本发明并不以此为限。此外，虚拟芯片110不直接承载芯片104，亦即芯片104不位于虚拟芯片110与中介层102(如，中介层102B)之间。此外，由于虚拟芯片110具有支撑功能与电连接功能，因此可将虚拟芯片110设置在半导体封装10中需要支撑与电连接的任意位置，且虚拟芯片110的设置方式并不以图1为限。举例来说，虚拟芯片110可位于堆叠的相邻两个中介层102(如，中介层102A与中介层102B)之间，但本发明并不以此为限。
在一些实施例中，虚拟芯片110可包括基底、重布线层、介电层与通孔，但本发明并不以此限。虚拟芯片110的基底的材料可为硅(如，单晶硅或多晶硅)、玻璃、有机材料、陶瓷、复合材料或其组合。在一些实施例中，虚拟芯片110可为在双面具有重布线层的虚拟芯片(即，双面绕线的虚拟芯片)或在单面具有重布线层的虚拟芯片(即，单面绕线的虚拟芯片)。
在一些实施例中，虚拟芯片110可经由中介层102电连接至芯片104。举例来说，虚拟芯片110可经由连接端子108与中介层102B电连接至位于中介层102B上的芯片104C。
在一些实施例中，中介层102可电连接至基板100。举例来说，中介层102可通过连接端子108、其他中介层102、虚拟中介层106与虚拟芯片110中的至少一者电连接至基板100(图1与图3)。在一些实施例中，芯片104可电连接至基板100。举例来说，芯片104可通过中介层102、连接端子108、虚拟中介层106与虚拟芯片110中的至少一者电连接至基板100(图1与图3)。虚拟中介层106可电连接至基板100。在本实施例中，如图1所示，虚拟中介层106可通过连接端子108电连接至基板100，但本发明并不以此为限。在另一些实施例中，虚拟中介层106可通过中介层102、连接端子108、其他虚拟中介层106与虚拟芯片110中的至少一者电连接至基板100(图3)。在本实施例中，如图1所示，虚拟芯片110可通过中介层104与连接端子108电连接至基板100，但本发明并不以此为限。在另一些实施例中，虚拟芯片110可通过中介层102、连接端子108、虚拟中介层106与其他虚拟芯片110中的至少一者电连接至基板100(图3)。
另外，半导体封装10更可包括连接端子112。连接端子112位于基板100的底部，由此可将基板100与其他电子元件电连接。连接端子112可为凸块(如，锡球)，但本发明并不以此为限。
在一些实施例中，依据产品需求，半导体封装10可包括包封体(encapsulant)(未示出)，由此可保护半导体封装10中的其他组件。在另一些实施例中，半导体封装10也可不包括包封体。
基于上述实施例可知，在半导体封装10中，由于虚拟中介层106具有支撑功能与电连接功能，且可依据需求来调整虚拟中介层106的配置方式与形状，因此在半导体封装10的设计上可更具有弹性，且有助于提升封装密度。
图3为根据本发明另一实施例的半导体封装的示意图。图3与图1中相同或相似的构件以相同的符号表示，并省略其说明。
请参照图3，在半导体封装20中，虚拟中介层106位于中介层102与基板100之间，且电连接至中介层102。举例来说，在半导体封装20中，虚拟中介层106A可位于堆叠的相邻两个中介层102(如，中介层102H与中介层102I)之间。虚拟中介层106A可位于另一个虚拟中介层106(如，虚拟中介层106B)与中介层102I之间。虚拟中介层106B位于另一个虚拟中介层106(如，虚拟中介层106A)与基底100之间。虚拟中介层106A位于虚拟芯片110A与中介层102I之间。
在半导体封装20中，虚拟芯片110位于中介层102与基板100之间，且电连接至中介层102。虚拟芯片110可位于中介层102或虚拟中介层106上。举例来说，在半导体封装20中，虚拟芯片110B可位于堆叠的相邻两个中介层102(如，中介层102J与中介层102K)之间。虚拟芯片110C可位于中介层102L与虚拟中介层106B之间。虚拟芯片110D可位于堆叠的相邻两个虚拟中介层106(虚拟中介层106A与虚拟中介层106B)之间。虚拟芯片110可经由连接端子(未示出)电连接至所对应的中介层102或虚拟中介层106，但本发明并不以此为限。连接端子可为凸块(如，锡球)，但本发明并不以此为限。
此外，在半导体封装20中，堆叠的相邻两个连接端子108的尺寸(如，半径或宽度)可彼此相同。堆叠的相邻两个中介层102(如，中介层102J与中介层102K)的尺寸(如，上视面积或宽度)可彼此相同。
另外，虚拟中介层106的形状并不限于图3中的形状。虚拟中介层106的形状可依据支撑与电连接上的需求来进行调整。举例来说，可将图3中的虚拟中介层106B、虚拟芯片110C与虚拟芯片110D置换成如图2I所示的虚拟中介层106。
基于上述实施例可知，在半导体封装20中，由于虚拟中介层106具有支撑功能与电连接功能，且可依据需求来调整虚拟中介层106的配置方式与形状，因此在半导体封装20的设计上可更具有弹性，且有助于提升封装密度。
综上所述，由于上述实施例的半导体封装具有虚拟中介层，且虚拟中介层具有支撑功能与电连接功能，因此可提升半导体封装的设计弹性与封装密度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (20)

1.一种半导体封装，包括：
基板；
多个中介层，堆叠在所述基板上；
多个芯片，位于所述多个中介层上，其中所述芯片电连接至所述中介层；以及
虚拟中介层，位于所述中介层与所述基板之间，且电连接至所述中介层，其中所述芯片不位于所述虚拟中介层与所述中介层之间。
2.如权利要求1所述的半导体封装，其中所述中介层电连接至所述基板。
3.如权利要求1所述的半导体封装，其中所述芯片电连接至所述基板。
4.如权利要求1所述的半导体封装，其中所述虚拟中介层电连接至所述基板。
5.如权利要求1所述的半导体封装，其中所述虚拟中介层经由所述中介层电连接至所述芯片。
6.如权利要求1所述的半导体封装，其中所述虚拟中介层具有在远离所述基底的方向上延伸的部分。
7.如权利要求1所述的半导体封装，其中所述虚拟中介层具有不同高度的多个上表面。
8.如权利要求1所述的半导体封装，其中所述虚拟中介层具有不同高度的多个下表面。
9.如权利要求1所述的半导体封装，其中所述虚拟中介层位于堆叠的相邻两个所述中介层之间。
10.如权利要求1所述的半导体封装，其中所述虚拟中介层位于另一个所述虚拟中介层与所述中介层之间。
11.如权利要求1所述的半导体封装，其中所述虚拟中介层位于另一个所述虚拟中介层与所述基底之间。
12.如权利要求1所述的半导体封装，其中堆叠的相邻两个所述中介层的尺寸在远离所述基底的方向上递减。
13.如权利要求1所述的半导体封装，其中堆叠的相邻两个所述中介层的尺寸在远离所述基底的方向上递增。
14.如权利要求1所述的半导体封装，还包括：
虚拟芯片，位于所述中介层与所述基板之间，且电连接至所述中介层。
15.如权利要求14所述的半导体封装，其中所述芯片不位于所述虚拟芯片与所述中介层之间。
16.如权利要求14所述的半导体封装，其中所述虚拟芯片位于堆叠的相邻两个所述中介层之间。
17.如权利要求14所述的半导体封装，其中所述虚拟芯片位于所述中介层与所述虚拟中介层之间。
18.如权利要求14所述的半导体封装，其中所述虚拟芯片位于堆叠的相邻两个所述虚拟中介层之间。
19.如权利要求14所述的半导体封装，其中所述虚拟芯片经由所述中介层电连接至所述芯片。
20.如权利要求14所述的半导体封装，其中所述虚拟中介层位于所述虚拟芯片与所述中介层之间。
CN202110804724.1A 2021-06-25 2021-07-16 半导体封装 Pending CN115527979A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110123375A TWI786698B (zh) 2021-06-25 2021-06-25 半導體封裝
TW110123375 2021-06-25

Publications (1)

Publication Number Publication Date
CN115527979A true CN115527979A (zh) 2022-12-27

Family

ID=84542580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110804724.1A Pending CN115527979A (zh) 2021-06-25 2021-07-16 半导体封装

Country Status (3)

Country Link
US (1) US20220415777A1 (zh)
CN (1) CN115527979A (zh)
TW (1) TWI786698B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230029201A (ko) * 2021-08-24 2023-03-03 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854552B2 (en) * 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102556517B1 (ko) * 2018-08-28 2023-07-18 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지
US20200395300A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Substrateless double-sided embedded multi-die interconnect bridge
US11569156B2 (en) * 2019-10-27 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, electronic device including the same, and manufacturing method thereof
US11302674B2 (en) * 2020-05-21 2022-04-12 Xilinx, Inc. Modular stacked silicon package assembly
KR20210146608A (ko) * 2020-05-27 2021-12-06 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
TWI786698B (zh) 2022-12-11
TW202301601A (zh) 2023-01-01
US20220415777A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
KR101069488B1 (ko) 인터포져 블럭이 내장된 반도체 패키지
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
KR100282285B1 (ko) 적층된 다중칩 모듈 및 그의 제조방법
EP2311088B1 (en) Through silicon via bridge interconnect
US6441476B1 (en) Flexible tape carrier with external terminals formed on interposers
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
US7906842B2 (en) Wafer level system in package and fabrication method thereof
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
US20020195697A1 (en) Stacked mass storage flash memory package
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
KR20190017096A (ko) 반도체 패키지
CN111755392A (zh) 半导体封装件
KR20010104320A (ko) 수직 집적 반도체 장치
CN110970413A (zh) 半导体封装件
CN115527979A (zh) 半导体封装
US7042104B2 (en) Semiconductor package using flexible film and method of manufacturing the same
US6586825B1 (en) Dual chip in package with a wire bonded die mounted to a substrate
CN1619812B (zh) 层叠型半导体器件
US20040238924A1 (en) Semiconductor package
KR20200033020A (ko) 부분 중첩 반도체 다이 스택 패키지
US20090008763A1 (en) Semiconductor package
US20150357294A1 (en) Methods, circuits and systems for a package structure having wireless lateral connections
US20040125574A1 (en) Multi-chip semiconductor package and method for manufacturing the same
JP2002033443A (ja) 半導体モジュール
CN113169153A (zh) 一种芯片的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination