KR100789570B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100789570B1
KR100789570B1 KR1020060080121A KR20060080121A KR100789570B1 KR 100789570 B1 KR100789570 B1 KR 100789570B1 KR 1020060080121 A KR1020060080121 A KR 1020060080121A KR 20060080121 A KR20060080121 A KR 20060080121A KR 100789570 B1 KR100789570 B1 KR 100789570B1
Authority
KR
South Korea
Prior art keywords
substrate
transistor
metal wiring
layer
semiconductor device
Prior art date
Application number
KR1020060080121A
Other languages
English (en)
Inventor
한재원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060080121A priority Critical patent/KR100789570B1/ko
Priority to DE102007038418A priority patent/DE102007038418A1/de
Priority to US11/841,102 priority patent/US20080048325A1/en
Priority to JP2007214671A priority patent/JP2008053720A/ja
Priority to CN200710142787A priority patent/CN100580917C/zh
Application granted granted Critical
Publication of KR100789570B1 publication Critical patent/KR100789570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자는, 트랜지스터가 형성된 트랜지스터층을 구비하는 제 1 기판과, 금속배선이 형성된 금속배선층을 구비하는 제 2 기판과, 제 1 기판에 형성된 트랜지스터와 제 2 기판에 형성된 금속배선을 전기적으로 연결시키는 연결전극을 포함한다.
또한 본 발명에 따른 반도체 소자의 제 1 기판은, 반도체 기판에 트랜지스터가 형성된 트랜지스터층과, 트랜지스터층 위에 형성된 금속배선층을 포함한다.
또한 본 발명에 따른 반도체 소자의 제 1 기판은, 반도체 기판에 트랜지스터가 형성된 트랜지스터층과, 트랜지스터에 연결된 컨택 플러그를 포함한다.
또한 본 발명에 따른 반도체 소자의 제 2 기판은, 반도체 기판 위에 금속배선이 형성된 금속배선층과, 금속배선에 연결되며 반도체 기판을 관통하여 형성된 관통전극을 포함한다.
또한 본 발명에 따른 반도체 소자 제조방법은, 트랜지스터가 형성된 트랜지스터층을 구비하는 제 1 기판과 금속배선이 형성된 금속배선층을 구비하는 제 2 기판을 제공하는 단계와, 제 1 기판 위에 제 2 기판을 적층 형성하고 트랜지스터와 금속배선을 전기적으로 연결시키는 단계를 포함한다.

Description

반도체 소자 및 그 제조방법{Semiconductor device and fabricating method thereof}
도 1은 본 발명에 따른 반도체 소자 제조방법에 의하여 트랜지스터층이 형성된 기판을 개념적으로 나타낸 도면.
도 2는 본 발명에 따른 반도체 소자 제조방법에 의하여 금속배선층이 형성된 기판을 개념적으로 나타낸 도면.
도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 트랜지스터층 및 금속배선층이 형성된 반도체 소자를 개념적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100... 제 1 기판 110... 트랜지스터층
115... 트랜지스터 117... 컨택 플러그
120... 금속배선층 121... 금속배선
200... 제 2 기판 205... 반도체 기판
207... 관통전극 210... 제 1 금속배선층
220... 제 2 금속배선층 230... 제 3 금속배선층
240... 제 4 금속배선층 250... 제 5 금속배선층
260... 제 6 금속배선층
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 소자 제조 공정은 반도체 기판에 트랜지스터층을 형성하는 공정(기판 공정 또는 FEOL(Front End Of Line) 공정)과 금속배선층을 형성하는 공정(배선 공정 또는 BEOL(Back End Of Line) 공정)으로 크게 구분될 수 있다.
그러나 종래의 반도체 소자 제조 공정의 경우, 반도체 기판 또는 실리콘 웨이퍼 상에 트랜지스터를 형성시키는 단계에서부터 금속 전극 배선을 연결하고 절연시키는 공정까지 모두 웨이퍼 상에서 순차적으로 진행하기 때문에 반도체 소자를 제조하는데 상당히 많은 시간이 소요되고 있다. 뿐만 아니라, 반도체 소자의 집적도가 높아짐에 따라 금속 전극 배선도 계속 다층화되고, 이에 따라 컨택 플러그 이후의 금속 배선 형성을 위한 공정 시간이 계속 증가되고 있다는 문제점이 있다.
또한 FEOL 공정에서 제조된 트랜지스터에는 문제가 발생되지 않은 경우에도, BEOL 공정에서 결함이 발생된다면 제조된 반도체 소자를 모두 폐기 처분하여야 하는 단점이 있다.
본 발명은 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자는, 트랜지스터가 형성된 트랜지스터층을 구비하는 제 1 기판; 금속배선이 형성된 금속배선층을 구비하는 제 2 기판; 상기 제 1 기판에 형성된 트랜지스터와 상기 제 2 기판에 형성된 금속배선을 전기적으로 연결시키는 연결전극; 을 포함한다.
또한 본 발명에 따른 반도체 소자의 상기 제 1 기판은, 반도체 기판에 트랜지스터가 형성된 트랜지스터층; 상기 트랜지스터층 위에 형성된 금속배선층; 을 포함한다.
또한 본 발명에 따른 반도체 소자의 상기 제 1 기판은, 반도체 기판에 트랜지스터가 형성된 트랜지스터층; 상기 트랜지스터에 연결된 컨택 플러그; 를 포함한다.
또한 본 발명에 따른 반도체 소자의 상기 제 2 기판은, 반도체 기판 위에 금속배선이 형성된 금속배선층; 상기 금속배선에 연결되며, 상기 반도체 기판을 관통하여 형성된 관통전극; 을 포함한다.
또한 본 발명에 따른 반도체 소자의 상기 금속배선과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 본 발명에 따른 반도체 소자의 상기 연결전극은 상기 관통전극을 통하여 상기 제 2 기판에 형성된 금속배선과 전기적으로 연결된다.
또한 상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자 제조방법은, 트랜지스터가 형성된 트랜지스터층을 구비하는 제 1 기판과, 금속배선이 형성된 금속배선층을 구비하는 제 2 기판을 제공하는 단계; 상기 제 1 기판 위에 상기 제 2 기판을 적층 형성하고, 상기 트랜지스터와 상기 금속배선을 전기적으로 연결시키는 단계; 를 포함한다.
또한 본 발명에 의하면 상기 트랜지스터와 상기 금속배선은 연결전극을 통하여 전기적으로 연결된다.
또한 본 발명에 의하면 상기 제 1 기판을 형성하는 단계는, 반도체 기판에 트랜지스터가 형성된 트랜지스터층을 형성하는 단계; 상기 트랜지스터층 위에 금속배선층을 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면 상기 제 1 기판을 형성하는 단계는, 반도체 기판에 트랜지스터를 형성하는 단계; 상기 트랜지스터에 연결된 컨택 플러그를 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면 상기 제 2 기판을 형성하는 단계는, 반도체 기판을 관통하는 관통전극을 형성하는 단계; 상기 반도체 기판 위에 형성되며, 상기 관통전극과 연결되는 금속배선을 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면 상기 제 2 기판을 형성하는 단계는, 반도체 기판 위에 금속배선을 형성하는 단계; 상기 금속배선과 연결되며, 상기 반도체 기판을 관통하는 관통전극을 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면 상기 연결전극은 상기 관통전극을 통하여 상기 금속배선과 전기적으로 연결된다.
또한 본 발명에 의하면 상기 금속배선과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
이와 같은 본 발명에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공할 수 있는 장점이 있다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 실시 예를 상세히 설명한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
본 발명에서는 트랜지스터층이 구비된 제 1 기판과 금속배선층이 구비된 제 2 기판을 각각 별도로 제조하고, 상기 제 1 기판과 상기 제 2 기판을 적층 형성함으로써 반도체 소자를 효율적으로 제조할 수 있는 방안을 제시하고자 한다. 상기 제 1 기판에 형성된 트랜지스터와 상기 제 2 기판에 형성된 금속배선은 연결전극에 의하여 전기적으로 연결될 수 있게 된다.
도 1은 본 발명에 따른 반도체 소자 제조방법에 의하여 트랜지스터층이 형성된 기판을 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 1에 나타낸 바와 같이, 트랜지스터층(110), 금속배선층(120)을 포함하는 제 1 기판(100)을 제조한다. 상기 트랜지스터층(110)에는 트랜지스터(115)가 형성되어 있다. 상기 트랜지스터(115)는 컨택 플러그(117)에 의하여 상기 금속배선층(120)에 형성된 금속배선(121)과 전기적으로 연결될 수 있다.
도 1에는 트랜지스터층(110) 위에 1 개의 금속배선층(120)이 형성된 경우를 기준으로 도시하였다. 그러나, 본 발명에 따른 반도체 소자 제조방법에 의하면 복수의 금속배선층이 형성되도록 할 수도 있으며, 또한 컨택 플러그(117)를 형성하는 공정까지만 진행되도록 할 수도 있다.
한편, 도 2는 본 발명에 따른 반도체 소자 제조방법에 의하여 금속배선층이 형성된 기판을 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 2에 나타낸 바와 같이, 반도체 기판(205), 관통전극(207), 제 1 금속배선층(210), 제 2 금속배선층(220), 제 3 금속배선층(230), 제 4 금속배선층(240), 제 5 금속배선층(250), 제 6 금속배선층(260)을 포함하는 제 2 기판(200)을 제조한다.
상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 금속배선층(210)(220)(230)(240)(250)(260)은 신호처리를 위한 배선을 형성할 수 있다. 여기서는 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 금속배선층(210)(220)(230)(240)(250)(260)이 형성된 경우를 예로서 도시하였으나, 금속배선층의 숫자는 설계에 따라 줄어들 수도 있으며, 더 늘어나게 될 수도 있다.
상기 제 2 기판(200)을 제조하는 과정을 간략하게 살펴보면 다음과 같다.
먼저 상기 반도체 기판(205)을 관통하는 관통전극(207)을 형성한다. 상기 관 통전극(207)은 상기 반도체 기판(205)에 대한 패턴공정, 식각공정, 메탈형성 공정, CMP 공정 등을 순차적으로 진행함으로써 형성될 수 있다. 이와 같은 공정은 이미 공지된 것으로서 본 발명의 주요 관심사가 아니므로 여기서는 그 상세한 설명은 생략하기로 한다.
이때, 상기 관통전극(207)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 관통전극(207)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 관통전극(207)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
이어서, 상기 반도체 기판(205) 위에 적어도 하나의 금속배선층을 형성한다. 이때, 상기 반도체 기판(205) 위에 형성된 금속배선층의 최하부 금속배선이 상기 관통전극(207)과 전기적으로 연결될 수 있도록 금속배선층을 형성한다. 이러한 금속배선층을 형성하는 방법은 다마신 공정을 포함하여 다양한 방법이 제시되어 있으므로 여기서는 그 상세한 설명은 생략하기로 한다.
상기 금속배선층을 이루는 금속배선은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 금속배선층을 이루는 금속배선은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 금속배선의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
한편, 본 발명에 따른 반도체 소자 제조방법에 의하면, 반도체 기판(205) 위 에 적어도 하나의 금속배선층을 먼저 형성하고, 이후 상기 반도체 기판(205)을 관통하여 금속배선과 연결되는 관통전극(207)을 형성할 수도 있다.
이와 같이 제조된 상기 제 1 기판(100)과 상기 제 2 기판(200)을 도 3에 나타낸 바와 같이 적층 형성한다. 도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 트랜지스터층 및 금속배선층이 형성된 반도체 소자를 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자는, 도 3에 나타낸 바와 같이, 제 1 기판(100), 제 2 기판(200), 연결전극(300)을 포함한다. 상기 연결전극(300)은 상기 제 1 기판(100)에 형성된 트랜지스터와 상기 제 2 기판(200)에 형성된 금속배선을 연결시킨다. 상기 연결전극(300)은 상기 제 2 기판(200)에 형성된 관통전극(207)을 통하여 상기 제 2 기판(200)에 형성된 금속배선과 전기적으로 연결된다. 상기 연결전극(300)은 상기 제 1 기판(100)의 트랜지스터와 연결된다.
이와 같이 SiP(System In a Package)를 이용하여 반도체 소자를 제조하는 경우에는 다음과 같은 장점이 발생된다.
트랜지스터층을 형성하기 위한 제 1 기판 제조공정과 금속배선층을 형성하기 위한 제 2 기판 제조공정이 각각 별도로 진행됨에 따라, 금속배선층 제조를 위한 제 2 기판 제조공정에 오류가 발생되는 경우에도 트랜지스터층이 형성된 제 1 기판이 폐기되는 것을 방지할 수 있게 된다.
금속배선층 제조 공정(BEOL 공정)을 트랜지스터층 제조 공정(FEOL 공정)과 분리하여 진행할 수 있으므로, 금속배선층을 형성하기 위한 공정으로부터 영향을 받지 않는 트랜지스터층을 형성할 수 있게 된다.
금속배선층 제조 공정만을 별도로 진행하므로, 금속배선층 공정에 사용할 수 있는 열 공정의 온도 범위에 대한 선택의 자유도가 확보될 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 장점이 있다.

Claims (14)

  1. 트랜지스터가 형성된 트랜지스터층을 구비하는 제 1 기판;
    금속배선이 형성된 금속배선층을 구비하는 제 2 기판;
    상기 제 1 기판에 형성된 트랜지스터와 상기 제 2 기판에 형성된 금속배선을 전기적으로 연결시키는 연결전극;
    을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 제 1 기판은,
    반도체 기판에 트랜지스터가 형성된 트랜지스터층;
    상기 트랜지스터층 위에 형성된 금속배선층;
    을 포함하는 것을 특징으로 하는 반도체 소자.
  3. 제 1항에 있어서,
    상기 제 1 기판은,
    반도체 기판에 트랜지스터가 형성된 트랜지스터층;
    상기 트랜지스터에 연결된 컨택 플러그;
    를 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 제 2 기판은,
    반도체 기판 위에 금속배선이 형성된 금속배선층;
    상기 금속배선에 연결되며, 상기 반도체 기판을 관통하여 형성된 관통전극;
    을 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제 4항에 있어서,
    상기 금속배선과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된 것을 특징으로 하는 반도체 소자.
  6. 제 4항에 있어서,
    상기 연결전극은 상기 관통전극을 통하여 상기 제 2 기판에 형성된 금속배선과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자.
  7. 트랜지스터가 형성된 트랜지스터층을 구비하는 제 1 기판과, 금속배선이 형성된 금속배선층을 구비하는 제 2 기판을 제공하는 단계;
    상기 제 1 기판 위에 상기 제 2 기판을 적층 형성하고, 상기 트랜지스터와 상기 금속배선을 전기적으로 연결시키는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제 7항에 있어서,
    상기 트랜지스터와 상기 금속배선은 연결전극을 통하여 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조방법.
  9. 제 7항에 있어서,
    상기 제 1 기판을 형성하는 단계는,
    반도체 기판에 트랜지스터가 형성된 트랜지스터층을 형성하는 단계;
    상기 트랜지스터층 위에 금속배선층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  10. 제 7항에 있어서,
    상기 제 1 기판을 형성하는 단계는,
    반도체 기판에 트랜지스터를 형성하는 단계;
    상기 트랜지스터에 연결된 컨택 플러그를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  11. 제 7항에 있어서,
    상기 제 2 기판을 형성하는 단계는,
    반도체 기판을 관통하는 관통전극을 형성하는 단계;
    상기 반도체 기판 위에 형성되며, 상기 관통전극과 연결되는 금속배선을 형 성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  12. 제 7항에 있어서,
    상기 제 2 기판을 형성하는 단계는,
    반도체 기판 위에 금속배선을 형성하는 단계;
    상기 금속배선과 연결되며, 상기 반도체 기판을 관통하는 관통전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  13. 제 11항 또는 제 12항에 있어서,
    상기 연결전극은 상기 관통전극을 통하여 상기 금속배선과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조방법.
  14. 제 11항 또는 제 12항에 있어서,
    상기 금속배선과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
KR1020060080121A 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법 KR100789570B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060080121A KR100789570B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법
DE102007038418A DE102007038418A1 (de) 2006-08-23 2007-08-14 Halbleiterbauelement und Verfahren zu dessen Herstellung
US11/841,102 US20080048325A1 (en) 2006-08-23 2007-08-20 Semiconductor device and fabricating method thereof
JP2007214671A JP2008053720A (ja) 2006-08-23 2007-08-21 半導体素子及びその製造方法
CN200710142787A CN100580917C (zh) 2006-08-23 2007-08-23 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080121A KR100789570B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100789570B1 true KR100789570B1 (ko) 2007-12-28

Family

ID=39112602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080121A KR100789570B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법

Country Status (5)

Country Link
US (1) US20080048325A1 (ko)
JP (1) JP2008053720A (ko)
KR (1) KR100789570B1 (ko)
CN (1) CN100580917C (ko)
DE (1) DE102007038418A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5592089B2 (ja) 2009-08-19 2014-09-17 浜松ホトニクス株式会社 分光モジュール及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067387A (ko) * 2002-02-08 2003-08-14 석순옥 매실 김밥 및 그 제조방법
KR20030070968A (ko) * 2002-02-27 2003-09-03 삼성전자주식회사 로컬 살리사이데이션 구조를 갖는 반도체 장치 및 그제조방법
JP2004071700A (ja) 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
KR20040079056A (ko) * 2003-03-06 2004-09-14 주식회사 하이닉스반도체 반도체 소자의 도전 배선 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000074134A1 (de) * 1999-05-27 2000-12-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
WO2005101476A1 (ja) * 2004-04-16 2005-10-27 Japan Science And Technology Agency 半導体素子及び半導体素子の製造方法
US7041576B2 (en) * 2004-05-28 2006-05-09 Freescale Semiconductor, Inc. Separately strained N-channel and P-channel transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067387A (ko) * 2002-02-08 2003-08-14 석순옥 매실 김밥 및 그 제조방법
KR20030070968A (ko) * 2002-02-27 2003-09-03 삼성전자주식회사 로컬 살리사이데이션 구조를 갖는 반도체 장치 및 그제조방법
JP2004071700A (ja) 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
KR20040079056A (ko) * 2003-03-06 2004-09-14 주식회사 하이닉스반도체 반도체 소자의 도전 배선 형성 방법

Also Published As

Publication number Publication date
CN100580917C (zh) 2010-01-13
JP2008053720A (ja) 2008-03-06
US20080048325A1 (en) 2008-02-28
CN101131984A (zh) 2008-02-27
DE102007038418A1 (de) 2008-04-17

Similar Documents

Publication Publication Date Title
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US7968965B2 (en) Semiconductor device and method for fabricating the same
US7919835B2 (en) Semiconductor device and method for manufacturing the same
TWI397972B (zh) Semiconductor device manufacturing method
US7727807B2 (en) Semiconductor device
US10504861B2 (en) Semiconductor device with over pad metal electrode and method for manufacturing the same
US7906848B2 (en) Semiconductor device
US20080061443A1 (en) Method of manufacturing semiconductor device
CN1862818B (zh) 半导体器件及其制造方法
KR20170019676A (ko) 반도체 장치의 제조 방법
KR100789571B1 (ko) 반도체 소자 및 그 제조방법
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
US9281275B2 (en) Bond pad having ruthenium directly on passivation sidewall
KR100789570B1 (ko) 반도체 소자 및 그 제조방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US6989583B2 (en) Semiconductor device
KR100783276B1 (ko) 반도체 소자 및 그 제조방법
US20080150077A1 (en) Semiconductor Device and Fabricating Method Thereof
KR100778227B1 (ko) 반도체 소자 및 그 제조방법
KR20080018052A (ko) 반도체 소자 및 그 제조방법
KR20080057799A (ko) 반도체 소자 제조 방법
KR100718451B1 (ko) 반도체 장치의 금속 배선 및 그 제조 방법
KR100668960B1 (ko) 반도체 소자의 금속 배선 및 그의 형성 방법
KR100835442B1 (ko) 반도체 소자의 패드 구조 및 그 제조 방법
US20120241972A1 (en) Layout scheme for an input output cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee