KR100835442B1 - 반도체 소자의 패드 구조 및 그 제조 방법 - Google Patents

반도체 소자의 패드 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100835442B1
KR100835442B1 KR1020060131566A KR20060131566A KR100835442B1 KR 100835442 B1 KR100835442 B1 KR 100835442B1 KR 1020060131566 A KR1020060131566 A KR 1020060131566A KR 20060131566 A KR20060131566 A KR 20060131566A KR 100835442 B1 KR100835442 B1 KR 100835442B1
Authority
KR
South Korea
Prior art keywords
pad
silicon nitride
metal layer
film
layer
Prior art date
Application number
KR1020060131566A
Other languages
English (en)
Inventor
김선희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060131566A priority Critical patent/KR100835442B1/ko
Application granted granted Critical
Publication of KR100835442B1 publication Critical patent/KR100835442B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 소자의 패드를 제조한다는 것으로, 이를 위하여 본 발명은, 상부 금속 배선 위에 장벽 금속막을 증착하고 실리콘 질화막 및 산화막을 증착하며, 이를 패터닝한 상부에 패드 금속층을 형성하고, 그 상부에 패시베이션층을 형성하는 종래 방법과는 달리, 금속 배선이 형성된 반도체 기판 상부에 장벽 금속막 및 패드 금속층을 적층하고, 적층된 장벽 금속막 및 패드 금속층을 제 1 포토 레지스트 패턴에 따라 식각하며, 제 1 포토 레지스트 패턴을 제거한 후, 반도체 기판 상부에 제 1 실리콘 질화막, 산화막 및 제 2 실리콘 질화막을 순차 적층하고, 순차 적층된 제 1 실리콘 질화막, 산화막 및 제 2 실리콘 질화막을 제 2 포토 레지스트 패턴에 따라 식각하여 패드 금속층을 노출시킴으로써, 반도체 소자의 패드 제조 시 공정을 단순화시켜 열처리 기반으로 하는 증착 과정을 제거할 수 있어 열에 대한 스트레스를 미연에 방지할 수 있는 것이다.
패드, 본딩 패드, 패시베이션층

Description

반도체 소자의 패드 구조 및 그 제조 방법{PAD STRUCTURE AND FABRICATION METHOD OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래 방법에 따라 금속 배선을 포함하는 패드를 형성하는 과정을 나타내는 공정 순서도,
도 2a 내지 도 2d는 본 발명의 일 실시 예에 따라 금속 배선을 포함하는 패드를 형성하는 과정을 나타내는 공정 순서도,
도 3은 본 발명의 일 실시 예에 따른 패드 구조를 나타낸 도면.
본 발명은 금속 배선을 포함하는 반도체 소자의 패드를 제조하는 기법에 관한 것으로, 더욱 상세하게는 반도체 소자의 상부 금속 배선 위에 장벽 금속막 및 패드 금속층을 형성하는데 적합한 반도체 소자의 패드 구조 및 그 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자는 그 내부에 여러 가지 기능을 갖는 회로를 포함하는데, 이러한 회로는 외부의 전기적 시스템과 연결되어야 반도체로서의 기능을 수행하게 된다.
이와 같이, 내부의 여러 회로를 외부의 전기적 시스템과 연결시키기 위해서는 다수의 패드(본딩 패드 : bonding pad)를 형성하여야 한다. 즉, 본딩 패드에 도전성 와이어를 연결시킴으로써 외부와 반도체간의 상호 데이터 교환이 가능한 것이다.
한편, 반도체 소자의 금속 배선을 형성하기 위해서 구리(Cu) 등과 같은 금속 재료를 대부분 사용하고 있으며, 본딩 패드는 최상위 금속 배선을 노출시킴으로써 외부와 연결된다.
도 1a 내지 도 1d는 종래 방법에 따라 금속 배선을 포함하는 패드를 형성하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 종래 방법에 따른 패드 제조 방법을 설명한다.
도 1a를 참조하면, 층간 절연막(102) 및 상부 금속 배선(104)이 형성된 반도체 기판(100) 상에 장벽 금속막(106), 제 1 실리콘 질화막(108) 및 제 1 산화막(110)이 순차 적층된다. 이 때, 제 1 실리콘 질화막은 예를 들면, SiN 등을 이용하여 형성되고, 제 1 산화막(110)은 예를 들면, TEOS(Tetra-ethyl-orthosilicate)막 등을 이용하여 형성될 수 있다.
그리고, 도 1b에 도시한 바와 같이 도시 생략된 포토 레지스트 패턴에 따라 제 1 실리콘 질화막(108) 및 제 1 산화막(110)을 장벽 금속막(106)이 노출되도록 식각하여 금속 패드를 형성할 영역을 정의한다.
다음에, 제 1 실리콘 질화막(108) 및 제 1 산화막(110)이 패터닝된 반도체 기판(100) 상부에 금속 물질(예를 들면, 알루미늄(Al) 등)을 증착하고, 이를 패터 닝하여 도 1c에 도시한 바와 같은 패드 금속층(112)을 형성한다.
이어서, 패드 금속층(112)이 형성된 반도체 기판(100) 상부에 패드 금속층(112) 등을 보호하기 위한 패시베이션층으로서, 제 2 실리콘 질화막(114), 제 2 산화막(116) 및 제 3 실리콘 질화막(118)을 순차 적층한 후에, 본딩 패드 영역을 패터닝하여 도 1d에 도시한 바와 같은 패드를 제조한다. 여기에서, 제 2 실리콘 질화막(114) 및 제 3 실리콘 질화막(118)은 예를 들면, SiN 등을 이용하여 형성되고, 제 2 산화막(116)은 예를 들면, TEOS막 등을 이용하여 형성될 수 있다. 이러한 증착(적층) 과정은 예를 들면, 열처리 등을 기반으로 수행될 수 있으며, 이에 따라 패드 금속층(112)이 손상될 수 있다.
하지만, 종래 방법에 따른 패드 제조 방법에서는 열공정을 수반하는 산화막 또는 질화막 증착 공정이 다수 번 수행되기 때문에 열에 대한 스트레스(stress)가 발생하고, 이에 따라 상부 금속 배선과 패드 금속층사이의 장벽 금속막에 대한 스트레스가 발생하며, 이러한 스트레스는 상부 금속 배선으로 사용되는 구리(Cu)의 확산(diffusion) 문제에 취약하게 되는 요인으로 작용하고 있는 실정이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 상부 금속 배선 상부에 장벽 금속막과 패드 금속층을 동시에 패터닝하여 공정을 단순화시킬 수 있는 반도체 소자의 패드 구조 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은, 장벽 금속막과 패드 금속층의 동시 패터닝에 따라 공정이 단순화됨으로써, 상부 금속 배선으로 사용되는 구리 확산 문제를 효과적으로 방지할 수 있는 반도체 소자의 패드 구조 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 관점에서 본 발명은, 금속 배선을 포함하는 반도체 소자에서 본딩 패드 기능을 수행하기 위한 패드를 제조하는 방법으로서, 상기 금속 배선이 형성된 반도체 기판 상부에 장벽 금속막 및 패드 금속층을 적층하는 단계와, 상기 적층된 장벽 금속막 및 패드 금속층을 제 1 포토 레지스트 패턴에 따라 식각하는 단계와, 상기 제 1 포토 레지스트 패턴을 제거한 후, 상기 반도체 기판 상부에 제 1 실리콘 질화막, 산화막 및 제 2 실리콘 질화막을 순차 적층하는 단계와, 상기 순차 적층된 제 1 실리콘 질화막, 산화막 및 제 2 실리콘 질화막을 제 2 포토 레지스트 패턴에 따라 식각하여 상기 패드 금속층을 노출시키는 단계를 포함하는 반도체 소자의 패드 제조 방법을 제공한다.
상기 목적을 달성하기 위한 다른 관점에서 본 발명은, 금속 배선을 포함하는 반도체 소자에서 본딩 패드 기능을 수행하기 위한 패드 구조로서, 상기 금속 배선이 형성된 반도체 기판 상부에 적층되며, 상기 금속 배선보다 상대적으로 넓은 영역에 형성되도록 패터닝된 장벽 금속막 및 패드 금속층과, 상기 장벽 금속막 및 패드 금속층 상부에 적층되며, 본딩 패드 영역에서 상기 패드 금속층이 노출되도록 패터닝된 제 1 실리콘 질화막, 산화막 및 제2 실리콘 질화막을 포함하는 반도체 소자의 패드 구조를 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사 람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 기술요지는, 금속 배선이 형성된 반도체 기판 상부에 장벽 금속막 및 패드 금속층을 적층하고, 적층된 장벽 금속막 및 패드 금속층을 제 1 포토 레지스트 패턴에 따라 식각하며, 제 1 포토 레지스트 패턴을 제거한 후, 반도체 기판 상부에 제 1 실리콘 질화막, 산화막 및 제 2 실리콘 질화막을 순차 적층하고, 순차 적층된 제 1 실리콘 질화막, 산화막 및 제 2 실리콘 질화막을 제 2 포토 레지스트 패턴에 따라 식각하여 패드 금속층을 노출시킨다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 2a 내지 도 2d는 본 발명의 일 실시 예에 따라 금속 배선을 포함하는 패드를 형성하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 패드 제조 방법을 설명한다.
도 2a를 참조하면, 층간 절연막(202) 및 상부 금속 배선(204)이 형성된 반도체 기판(200) 상에 장벽 금속막(206) 및 패드 금속층(208)을 순차 적층한다. 여기에서, 패드 금속층(208)은 예를 들면, 알루미늄(Al) 등을 이용하여 형성될 수 있다.
그리고, 장벽 금속막(206) 및 패드 금속층(208)이 형성된 반도체 기판(200) 상부를 도시 생략된 포토 레지스트 패턴에 따라 식각하여 도 2b에 도시한 바와 같 이 본딩 패드 기능을 수행할 장벽 금속막(206) 및 패드 금속층(208)을 형성한다. 이 후, 포토 레지스트 패턴을 소정의 애싱 공정을 통해 제거한다.
다음에, 장벽 금속막(206) 및 패드 금속층(208)이 형성된 반도체 기판(200) 상부 전면에 패드 금속층(208) 등을 보호하기 위한 패시베이션층으로서, 제 1 실리콘 질화막(210), 산화막(212) 및 제 2 실리콘 질화막(214)을 순차 적층한다. 여기에서, 제 1 실리콘 질화막(114) 및 제 2 실리콘 질화막(118)은 예를 들면, SiN 등을 이용하여 형성되고, 산화막(116)은 예를 들면, TEOS막 등을 이용하여 형성될 수 있다.
이어서, 패시베이션층으로서, 제 1 실리콘 질화막(210), 산화막(212) 및 제 2 실리콘 질화막(214)을 순차 적층된 반도체 기판(200) 상부를 도시 생략된 포토 레지스트 패턴에 따라 식각하여 도 2d에 도시한 바와 같이 본딩 패드 기능을 수행하기 위한 영역(본딩 패드 영역)을 오픈시킨다.
한편, 도 3은 본 발명의 일 실시 예에 따른 패드 구조를 나타낸 도면으로서, 층간 절연막(202) 및 상부 금속 배선(204)이 형성된 반도체 기판(200) 상부에 상부 금속 배선(204)보다 상대적으로 큰 영역에 패터닝되어 장벽 금속막(206) 및 패드 금속층(208)이 형성되고, 그 상부에 패드 금속층(208) 상부 표면의 본딩 패드 영역이 노출되도록 패터닝되어 제 1 실리콘 질화막(210), 산화막(212) 및 제 2 실리콘 질화막(214)이 형성되어 있음을 알 수 있다.
따라서, 반도체 소자의 상부 금속 배선 상부에 본딩 패드 기능을 수행하기 위한 장벽 금속막 및 패드 금속층을 동시에 패터닝하고, 그 상부에 형성된 실리콘 질화막 및 산화막을 패터닝하여 본딩 패드 영역에서 패드 금속층을 노출시킴으로써, 반도체 소자의 패드를 제조할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
이상 설명한 바와 같이 본 발명은, 상부 금속 배선 위에 장벽 금속막을 증착하고 실리콘 질화막 및 산화막을 증착하며, 이를 패터닝한 상부에 패드 금속층을 형성하고, 그 상부에 패시베이션층을 형성하는 종래 방법과는 달리, 금속 배선이 형성된 반도체 기판 상부에 장벽 금속막 및 패드 금속층을 적층한 후 패터닝하고, 그 상부에 제 1 실리콘 질화막, 산화막 및 제 2 실리콘 질화막을 순차 적층한 후 패터닝하여 패드 금속층을 노출시킴으로써, 반도체 소자의 패드 제조 시 공정을 단순화시켜 열처리 기반으로 하는 증착 과정을 제거할 수 있어 열에 대한 스트레스를 미연에 방지할 수 있다. 이에 따라, 반도체 소자의 패드 제조 과정의 단순화로 인하여 열에 대한 스트레스를 방지할 수 있어 금속 배선으로 사용되는 구리의 확산 문제를 방지할 수 있다.

Claims (7)

  1. 금속 배선을 포함하는 반도체 소자에서 본딩 패드 기능을 수행하기 위한 패드를 제조하는 방법으로서,
    상기 금속 배선이 형성된 반도체 기판 상부에 장벽 금속막 및 패드 금속층을 적층하는 단계와,
    상기 적층된 장벽 금속막 및 패드 금속층을 제 1 포토 레지스트 패턴에 따라 식각하는 단계와,
    상기 제 1 포토 레지스트 패턴을 제거한 후, 상기 반도체 기판 상부에 제 1 실리콘 질화막, 산화막 및 제 2 실리콘 질화막을 순차 적층하는 단계와,
    상기 순차 적층된 제 1 실리콘 질화막, 산화막 및 제 2 실리콘 질화막을 제 2 포토 레지스트 패턴에 따라 식각하여 상기 패드 금속층을 노출시키는 단계
    를 포함하는 반도체 소자의 패드 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 포토 레지스트 패턴에 따라 식각하는 단계는, 상기 금속 배선보다 상대적으로 넓은 영역에 상기 장벽 금속막 및 패드 금속층이 형성되도록 수행되는 것을 특징으로 하는 반도체 소자의 패드 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 실리콘 질화막 또는 제 2 실리콘 질화막은, SiN인 것을 특징으로 하는 반도체 소자의 패드 제조 방법.
  4. 제 1 항에 있어서,
    상기 산화막은, TEOS막인 것을 특징으로 하는 반도체 소자의 패드 제조 방법.
  5. 금속 배선을 포함하는 반도체 소자에서 본딩 패드 기능을 수행하기 위한 패드 구조로서,
    상기 금속 배선이 형성된 반도체 기판 상부에 적층되며, 상기 금속 배선보다 상대적으로 넓은 영역에 형성되도록 패터닝된 장벽 금속막 및 패드 금속층과,
    상기 장벽 금속막 및 패드 금속층 상부에 적층되며, 본딩 패드 영역에서 상기 패드 금속층이 노출되도록 패터닝된 제 1 실리콘 질화막, 산화막 및 제2 실리콘 질화막
    을 포함하는 반도체 소자의 패드 구조.
  6. 제 5 항에 있어서,
    상기 제 1 실리콘 질화막 또는 제 2 실리콘 질화막은, SiN인 것을 특징으로 하는 반도체 소자의 패드 구조.
  7. 제 5 항에 있어서,
    상기 산화막은, TEOS막인 것을 특징으로 하는 반도체 소자의 패드 구조.
KR1020060131566A 2006-12-21 2006-12-21 반도체 소자의 패드 구조 및 그 제조 방법 KR100835442B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131566A KR100835442B1 (ko) 2006-12-21 2006-12-21 반도체 소자의 패드 구조 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131566A KR100835442B1 (ko) 2006-12-21 2006-12-21 반도체 소자의 패드 구조 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100835442B1 true KR100835442B1 (ko) 2008-06-04

Family

ID=39770151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131566A KR100835442B1 (ko) 2006-12-21 2006-12-21 반도체 소자의 패드 구조 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100835442B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100211627B1 (ko) 1994-08-31 1999-08-02 아끼구사 나오유끼 다층배선을 가지는 반도체장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100211627B1 (ko) 1994-08-31 1999-08-02 아끼구사 나오유끼 다층배선을 가지는 반도체장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP2974022B1 (ja) 半導体装置のボンディングパッド構造
US8525354B2 (en) Bond pad structure and fabricating method thereof
TWI397972B (zh) Semiconductor device manufacturing method
JP2006344703A5 (ko)
TWI807087B (zh) 半導體裝置結構及其製造方法
US8173539B1 (en) Method for fabricating metal redistribution layer
US7646097B2 (en) Bond pads and methods for fabricating the same
CN108155155B (zh) 半导体结构及其形成方法
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
KR100835442B1 (ko) 반도체 소자의 패드 구조 및 그 제조 방법
KR100850115B1 (ko) 반도체 소자 접합 방법
KR20060097442A (ko) 그루브들을 갖는 본딩패드 및 그 제조방법
KR100709443B1 (ko) 반도체 소자의 본딩 패드 형성방법
US11901318B2 (en) Integrated circuit structure and fabrication method thereof
KR100929424B1 (ko) 반도체 소자의 패드 형성방법
KR100713903B1 (ko) 반도체소자의 가드링 형성방법
KR100789570B1 (ko) 반도체 소자 및 그 제조방법
KR100668960B1 (ko) 반도체 소자의 금속 배선 및 그의 형성 방법
CN101819943B (zh) 铜互连层上的熔丝制程方法及其半导体器件
KR100827495B1 (ko) 칩의 면적 축소를 위한 반도체 소자의 패드부 구조 및제조방법
JP2009111073A (ja) 半導体装置
TW584930B (en) Method of semiconductor back-end process for preventing fuses damage
KR20030074870A (ko) 반도체 소자의 금속 배선 형성 방법
JPS6180836A (ja) 多層配線を有する半導体装置
KR100996160B1 (ko) 반도체 소자의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee