KR100211627B1 - 다층배선을 가지는 반도체장치 및 그 제조방법 - Google Patents

다층배선을 가지는 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100211627B1
KR100211627B1 KR1019950021317A KR19950021317A KR100211627B1 KR 100211627 B1 KR100211627 B1 KR 100211627B1 KR 1019950021317 A KR1019950021317 A KR 1019950021317A KR 19950021317 A KR19950021317 A KR 19950021317A KR 100211627 B1 KR100211627 B1 KR 100211627B1
Authority
KR
South Korea
Prior art keywords
layer
wiring
forming
barrier layer
tin
Prior art date
Application number
KR1019950021317A
Other languages
English (en)
Inventor
다니구찌 도시오
Original Assignee
아끼구사 나오유끼
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시키가이샤 filed Critical 아끼구사 나오유끼
Application granted granted Critical
Publication of KR100211627B1 publication Critical patent/KR100211627B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

하층배선으로서 고융점금속을 사용하고, 상층배선형성후의 열처리에 있어서도 상승배선과 하층배선과의 접촉저항의 증대를 제어할 수 있는 다층배선 형성 기술을 제공한다.
절연표면상에 형성되고, 고융점금속을 주성분으로서 포함하는 제1의 배선과 상기 제1의 배선을 덮도록 형성되고, 소정의 영역에 콘택트홀이 설치된 층간 절연막과, 상기 제1의 배선의 상면중, 상기 콘택홀이 설치된 영역에서 상기 제1의 배선에 전기적으로 접속하도록 형성되고, Al이 주성분으로서 포함하는 제2의배선과, 상기 제1의 배선과 상기 제2의 배선이 전기적으로 접속되는 계면에 배치되고, 상기 제1의 배선의 주성분인 고융점금속 및 Al의 양쪽과, 양쪽과 실질적으로 반응하지 않는 재료로서 되는 베리어층을 가진다.

Description

다층배선을 가지는 반도체장치 및 그 제조방법
제1도는 본 발명의 실시예에 의한 다층배선형성방법을 설명하기 위한 다층배선구조의 단면도.
제2도는 본 발명의 실시예에 의한 다층배선형성방법을 설명하기 위한 다층배선구조의 단면도.
제3도는 제1(d)도에 표시하는 다층배선구조기판을 가열했을 때의, 층간절연막으로부터의 탈가스량의 시간변화를 표시한 그래프.
제4도는 TiN층상에 연결하여 Al합금층을 형성한 경우, TiN층을 일단 대기에 노출한 후, Al합금층을 형성한 경우, 또는 Ti/TiN적층구조상에 Al합금층을 형성한 경우에, 적층배선에 통전했을 때의, 저항의 시간변화를 표시하는 그래프.
제5도는 본 발명의 실시예에서 사용한 탈가스처리장치의 개략단면도 및 이 탈가스처리장치를 사용하여 기판을 가열한 경우의 기판의 온도변화를 표시한 그래프.
제6도는 TiN층상에 형성한 Al합금층의 함몰의 모습을 표시하기 위한 적층 구조의 단면도.
제7도는 TiN층의 산화표면상에 비교적 고온으로 Al합금층을 형성한 경우의 다층배선구조의 단면도.
제8도는 본 발명의 다른 실시예에 의한 다층배선구조의 단면도와 이 다층배선구조가 형성된 기판을 열처리한 경우의 상층배선층의 시트저항의 시간변화를 표시하는 그래프.
제9도는 종래예에 의한 다층배선구조의 단면도.
본 발명은, 다층배선을 가지는 반도체장치 및 그 제조방법에 관하고, 특히, 하층배선으로서 고융점금속을 사용한 다층배선 형성기술에 관한 것이다.
종래의 반도체장치에 있어서는, Al 또는 Al 합금을 주체로한 적층배선이 쓰여져 있었다. 예를 들면, Ti층의 위에 TiN층과 Al합금층을 적층한 Al/TiN/Ti적층구조, Ti층 위에 Al합금을 적층한 Al/Ti 적층구조가 쓰여지고 있었다. 특히, 하층배선에는, 일반적으로 Al/TiN/Ti 적층구조가 쓰여져 있었다.
반도체장치의 미세화가 진행됨에 따라, 특히 하층구조에 있어서, 배선폭, 콘택트홀 경로등이 축소화해왔다. 이들 패턴이 미세화하면, Al배선을 흐르는 전류밀도가 증대하고, Al배선의 일렉트로마이그레이션(electromigration)에 의한 저항의 증대 및 단선이 발생하기 쉽다. 이 때문에, 반도체 장치의 신뢰성의 저하가 염려되어 왔다.
더욱이, 미세화에 의한 스트레스 마이그레이션(stress migration)내성등의 열화에 의한, 배선의 신뢰성에 대한 염려가 증대해왔다.
상기 문제점을 해결하기 위해서, 하층배선으로서 Al 대신에 고융점금속인 텅스텐(W)을 사용하는 기술이 주목되고 있다.
제9도는 종래의 Al을 사용한 다층배선구조와 마찬가지의 구조를 가지고, 하층배선으로 W층을 사용한 경우의 다층배선기판의 단면을 표시한다. 실리콘기판 50위에 보론인 실리케이트글라스(BPSG)막 51이 형성되어 있다. BPSG막 51표면에 소정의 Ti층 52, TiN층 53, W층 54가 이 순서로 적층된 하층배선이 형성되어 있다.
하층배선 및 BPSG막 51을 덮도록 층간절연막 55가 형성되어 있다. 층간절연막 55에는, 하층배선과 전기적 접속을 취하기 위한 콘택트홀이 설치되어 있다. 층간절연막 55의 위에는, Ti층 5, Al합금층 57의 적층구조로서 되는 상층배선이 형성되어 있고, 상층배선은, 층간절연막 55에 설치된 콘택트홀을 비어홀(Via hole)을 거쳐서 하층배선과 접속되어 있다.
제9도에 표시한 다층배선구조에서는, 상층배선형성후의 패시베이션(passivation)막의 형성 또는 어닐링(anealing)시의 열에 의해서, Al합금막 57과 W층 54가 Ti층 56을 거쳐서 반응하여, 접촉저항이 증가하는 문제가 있다.
본 발명의 목적은, 하층배선으로서 고융점금속을 사용하고, 상층배선형성후의 열처리에 있어서도 상층배선과 하층배선과의 접촉저항의 증대를 제어할 수 있는 다층배선형성 기술을 제공하는 것이다.
본 발명의 반도체장치는, 절연표면상에 형성되고, 고융점금속을 주성분으로서 포함하는 제1의 배선과, 상기 제1의 배선을 덮도록 형성되고, 소정의 영역에 콘택트홀이 설치된 층간절연막과, 상기 제1의 배션의 상면중, 상기 콘택트홀이 설치된 영역에서 상기 제1의 배선에 전기적으로 접속하도록 형성되고, Al을 주성분으로서 포함하는 제2의 배선과, 상기 제1의 배선과 상기 제2의 배선이 전기적으로 접속되는 계면에 배치되고, 상기 제1의 주성분인 고융점금속 및 Al의 양쪽과 다르고, 또한 양쪽과 실질적으로 반응하지 않는 재료로서 도는 배리어(barrier)층을 가진다.
본 발명의 반도체장치의 제조방법은, 절연표면상에 고융점금속을 주성분으로서 포함하는 제1의 배선을 형성하는 공정과, 상기 제1의 배선을 덮는 층간절연막을 형성하고, 상기 제1의 배선의 표면중, 소정의 영역이 노출하도록 상기 층간절연막에 비어홀을 형성하는 비어홀 형성공정과, 적어도 상기 비어홀의 저면에 노출한 상기 제1의 배선의 표면에, 상기 제1의 배선의 주성분인 고융점금속 및 Al의 양쪽과 반응하기 어려운 재료로서 되는 베리어층을 형성하는 베리어층 형성공정과, 상기 베리어층 표면을 산화하고, 산화표면층을 형성하는 베리어층 표면산화공정과, 상기 층간절연막 및 상기 산화표면층의 위에 Al을 주성분으로서 포함하는 제2의 배선층을 형성하는 제2의 배선층 형성공정을 포함한다.
고융점금속으로서 되는 하층배선과 그 위에 형성되는 상층배선과의 계면에, 어느 배선재료와도 반응하기 어려운 재료로서 되는 베리어층을 형성함으로써, 베리어층 재료와 상하층 배선재료와의 반응에 의한 각 층의 접촉저항의 증갈르 방지할 수가 있다.
베리어층 위에 상층배선으로 되는 Al합금층을 형성하기 전에, 베리어층 표면에 얇은 산화층을 형성한다. 베리어층 위에 직접 Al합금층을 형성하면, 상층배선의 일렉트로마이그레이션 내성이 열화하나, 베리어층 표면에 산화층을 형성해둠으로써 일렉트로마이그레이션 내성의 열화를 방지할 수가 있다.
[실시예]
제1도, 제2도를 참조하여 본 발명의 실시예에 의한 다층배선의 형성방법에 대하여 설명한다. 또한, 각 공정마다의 설명을 위하여 적의하게 제3도제7도를 참조하면서 설명한다.
제1(a)도는, 하층배선으로 되는 적층을 형성한 기판단면을 표시한다. 실리콘기판 1의 표면에 층간절연막으로서의 BPSG막 2가 형성되어 있다. 또한, 도면에 표시하지 않으나, 실리콘기판1 표면의 다른 영역에는, 반도체소자가 형성되어 있다.
BPSG막 2가 형성된 기판표면에 두께 20의 Ti층 3, 두께 50의 TiN층 4를 이 순서로 형성한다. 다음에, TiM층 4의 원료가스로서 WF6, 환원성 가스로서 H2를 사용하고, CVD(화학기상성장법)에 의해서 두께 350의 W층 5를 형성한다.
제1(b)도에 표시한 바와 같이, 포토리소그래피에 의해서 W층 5, TiN층 4 및 Ti층 3을 소정의 영역으로 남겨서 에칭하고, 하층배선을 형성한다.
제1(c)도에 표시한 바와 같이, 하층배선 및 BPSG막 2표면을 덮도록 두께 700900의 층간절연막 6을 형성한다. 층간절연막 6은, 반응가스로서 SiH4와 N2O를 사용하여 플라즈마 CVD에 의해 형성된 두께 100의 SiON막과, 반응가스로서 O3와 TEOS(테트라에틸오르소실리케이트)를 사용하여 CVD에 의해서 형성된 두께 600800의 비도프 SiO2막의 2층으로서 구성된다.
다음에, 층간절연막 6의 하층배선상의 소정의 영역에, 하층배선과 상층배선을 접속하기 위한 비어홀을 형성한다.
제1(d)도에 표시한 바와 같이, W층 5의 노출한 표면의 프리클리닝(pre-cleaning)처리를 행한다. 프리클리닝처리는, Ar을 사용한 스퍼터에칭에 의해서, W층 5의 표면을 두께 3050에칭함으로써 행한다. 통상의 프리클리닝처리에는, 10정도의 에칭으로 충분하나, 3050에칭함으로써, 층간절연막 6이 에칭되는 두께도 두꺼워지므로, 비어홀 개구면의 주위는 완만한 형상으로 된다.
제2(a)도에 표시한 바와 같이, 층간절연막 6과 비어홀저면에 노출한 W층 5의 표면을 덮도록, 질소분위기중에서 Ti 타케트를 사용한 반응성 스퍼터링에 의해서 두게 100TiN층 7을 형성한다. TiN층 7의 성막은, 기판온도 500에서 행한다. 다음에, N2분위기 중에서, 온도 450로 30분간 열처리를 행하고, TiN층 표면을 약간 산화한다. 이에 의하여 TiN층 7의 표면에 얇은 TiN 산화표면층 8이 형성된다.
TiN층 7을 기판온도 500에서 반응성 스퍼터에 의해서 형성하는 경우에는, 기판온도가 상승하기 전에 TiN의 성막을 개시하는 것이 바람직하다. 이하, TiN성막의 바람직한 개시시간에 대하여 제3도를 참조하여 설명한다.
제3도는 층간절연막 6에서의 탈가스량의 시간변화를 표시한다. 횡축은 기판의 온도상승개시로부터의 시간을 단위초로 나타내고, 종축은 층간절연막 6으로부터의 탈가스량을 임의눈금으로 나타낸다. 온도상승개시초기는, 탈가스량은 적고, 시간의 증가와 함께 증가한다. 특히, 온도상승개시부터 약 10초 경과후에, 탈가스량의 증가가 커진다. 탈가스량은, 온도상승개시에서 약 30초후에 최대로 되고, 그 이후는 차츰 감소한다.
층간 절연막에서 가스가 방출되면, 프리클리닝처리를 행한 W층 5의 표면이 가스에 의해서 오염된다. 이 때문에, W층 5와 TiN층 7과의 접촉저항이 증대된다. 접촉저항의 증대를 제어하기 위해서는, 층간 절연막 6으로부터의 탈가스량이 증가하기 전에 TiN층 7의 퇴적을 개시하면 좋다. 제3도에서, 온도상승개시후 10초 이내에 TiN층 7의 퇴적을 개시하면 좋다는 것을 알 수가 있다. 이것을 기판온도로 나타내면, 200이하일 때에 TiN층 7의 퇴적을 개시하면 좋게 된다.
또한, 기판 가열의 충분한 효과를 얻기 위해서는, 온도상승개시엣 5초 이상 경과하여 TiN층의 퇴적을 개시하는 것이 바람직하다. 이것을 기판 온도로 나타내면, 50이상일 때에 TiN층 7의 퇴적을 개시하면 좋게 된다. 더구나, 퇴적종료시에서의 TiN층 표면의 온도는, 400600, 더욱이 500정도로 되는 것이 바람직하다.
다음에, TiN층 7을 형성한 후, 표면을 약간 산화하는 처리에 대하여 설명한다.
제4도는 TiN층 또는 Ti층상에 형성한 Al배선의 저항의 시간변화를 표시한다. 횡축은 전류가 흐르기 시작해서부터의 경과시간을 나타내고, 종축은 Al배선의 저항을 임의눈금으로 나타낸다. 더구나, Al배선의 폭은 0.7, 두께는 0.8, 전류밀도는 23MA/㎠, 기판온도는 200이다.
도면중, 곡선 p1은, Al배선을 Ti/TiN층위에 형성한 경우, 곡선 q1은 TiN층을 형성하고, TiN층 표면을 대기에 노출한 후, Al배선을 형성한 경우, 곡선 r1은, TiN층을 형성한 후, 대기에 노출하는 일이 없이 연속하여 Al배선을 형성한 경우를 표시한다.
곡선 p1, q1로 표시하는 바와같이, Al배선을 Ti/TiN층위에 형성한 경우 및 TiN층 표면을 대기에 노출한 후, Al배선을 형성한 경우에는, 통전개시당초 약간 저항이 증가하지만, 그 후는, 거의 저항의 증가는 보이지 않는다. 이에 대하여, 곡선 r1으로 표시하는 바와같이, TiN층 형성후 연속하여 Al배선을 형성한 경우에는, 전류를 흘리기 시작해서부터 약 500시간 경과하면, 저항의 증가율이 커진다. 이는, Al배선의 일렉트로마이그레이션에 의해서 저항이 증가하기 때문이라고 생각된다.
따라서, Al배선의 저항의 증가를 제어하기 위하여는, TiN층 형성후, 대기에 노출하거나 또는 열처리를 행함으로써, 표면을 약간 산화하는 것이 바람직하다. 더구나, Ti/TiN층 위에 Al배선을 형성하는 방법에 대하여, 후에 다른 실시예로 설명한다.
제2(b)도에 표시하는 바와같이, TiN산화표면층 8위에 Al합금층 9를 형성한다. 이하, Al합금층 9의 형성방법에 대하여 설명한다.
먼저, TiN층 7의 표면을 산화한 후, 기판을 500로 가열하여 탈가스를 행한다. 이에 의해서, TiN층 표면에 흡착해 있던 수분을 제거할 수가 있다.
제5(a)도는 탈가스를 행하기 위한 가열장치를 표시한다. 가열용기 20의 저면에 거의 평탄한 상면을 가지는 서셉터(susceptor) 24가 배치되어 있다. 서셉터 24의 내부에는 히터 23이 수납되어 있다. 서셉터 24의 상면의 거의 중앙부에는, 처리용기 20내에 가스를 도입하기 위한 가스배선 22가 개구하여 있다. 또, 처리용기 20에는, 가스배기용 배관 25과 설치되어 있고, 내부의 가스를 배기할 수가 있다.
서셉터 24의 상면에서 약간 상방에, 상면과 거의 평행으로 처리기판 21을 배치한다. 히터 23에서 서셉터 24의 상면을 가열하면서, 가스배관 22에서 Ar가스를 도입한다. Ar가스는 서셉터 24와 처리기판 21과의 간극을 흘러, 서셉터 24에 의해서 가열된다. 이 간극부의 압력은, 120Torr정도로 하는 것이 바람직하다. 가열된 Ar가스에 의해서 처리기판표면이 소정의 온도까지 가열된다.
제5(b)도는, 처리기판표면의 온도변화를 표시한다. 횡축은 가열개시로부터 시간을 단위초로 표시하고, 종축은 처리기판표면의온도를 임의눈금으로 표시한다. 곡선 p2는, 제5(a)도에 표시한 방법으로 가열한 경우를 표시한다. 곡선 q2는, 램프가열에 의해서 가열한 경우를 표시한다. 더구나, 곡선 r2는 표면에 TiN층이 형성되어 있지않은 기판을 램프가열한 경우를 표시한다. 곡선 q2는, r2로 표시한 바와같이 램프가열의 경우, 표면에 TiN층이 형성되어 있지않은 경우에는 효과가 있으나, TiN층이 형성되어 있는 경우에는 가열의 효과가 적고, 소정의 온도까지 가열하기 위하여 장시간을 요한다.
이에 대하여, 제5(a)도에 표시한 바와같이, 기판이면을 따라 Ar가스를 흘리면서 가스를 매개로하여 가열하면, TiN층의 유무에 관계없이 소망의 온도까지 비교적 단시간에 가열할 수가 있다. 가열개시로부터 약 40초후에 거의 소망의 온도에 달한다. 제5(a)도에 표시한 방법의 경우, 가열을 개시하고부터 약 60초간 탈가스를 행하는 것이 바람직하다. 더구나 충분한 수분의 탈가스를 행하기 위해서는, TiN층 표면의 온도를 250500로 하는 것이 바람직하다.
이와같이, Al합금층 9를 형성하기 전에, TiN층 7, TiN산화표면층 8의 탈가스를 충분히 행함으로써, 후의 열처리공정에서 Al합금층 9가 함몰하는 것을 방지할 수가 있다.
제6도는 TiN층 7, TiN 산화표면층 8의 탈가스를 행하지 않은 경우의 적층구조의 단면도를 표시한다.
제6(a)도에 표시한 바와같이, 제2(a)까지와 마찬가지의 공정에 의해서 층간절연막 6, TiN층 7, TiN 산화표면층 8이 형성되어 있다. TiN 산화표면층 8위에 탈가스를 행하지 않고 Al 합금층 9를 형성한다. 다시금 Al 합금충 9위에 실리케이트글라스(PSG)막 10을 형성한다.
제6(b)도에 표시한 바와 같이, PSG막 10의 위에 패시베이션막으로서 SiN막 11을 형성한다. 이때, Al 합금충 9의 일부가 함몰하여 함몰부 12가 발생한다. 인 TiN층, TiN 산화표면층 8표면에 흡착된 수분이 원인이라고 생각된다. Al 합금층 9를 형성하기 전에 충분히 탈가스를 행함으로써, 이와같은 함몰의 발생을 방지할 수가 있다.
탈가스가 완료된 후, 제5(a)도에 표시한 서셉터 24의 온도를 50200, 더 바람직하게는 100로서 Ar가스를 흘려서 기판을 50200까지 냉각한다. 그 후, 기판온도 약 350의 조건에서, 퇴적속도 10/s로 두께 0.40.5의 Al 합금층을 퇴적하고, 그후 퇴적속도 20/s로 전체의 두게가 0.81.0로 될 때까지 Al 합금층을 퇴적한다. 이때, 전반의 퇴적시에는, 서셉터의 Ar가스를 흘리지 않고, 기판온도의 상승을 억제한다. 또, 전반의 퇴적속도를 후반의 퇴적속도보다 늦게 함으로써, 기판온도의 상승을 제어할 수가 있다. 더구나, Al 합금층은, Al에 0.1wt.의 Cu와 0.15wt.의 Ti가 함유된 것이다.
이와같이, 약 500에서 TiN 산화표면층 8의 탈가스를 행한 후, Al 합금층 퇴적시에 기판온도를 300400정도로 하는 것이 바람직하다. 기판온도를 300400로서 Al 합금층을 퇴적함으로써, Al 합금층의 스텝커버리지율을 개량할 수가 있다.
제7도는, 온도 500정도로 Al 합금층 9를 형성한 경우의 적층구조의 단면도를 표시한다. 500정도의 비교적 고온의 기판표면에 부착한 Al 원자군은, 그 표면적을 작게하고자 하여 구상(球狀)으로 된다. 이 때문에, 제7도에 표시한 바와같이 비어홀 내에 퇴적한 Al 합금층 9의 표면에 요철이 생겨서, 스텝커버리지율이 나빠진다. Al 합금층 9를 형성하기전에 기판온도를 300400정도로 함으로써, Al 합금층 9의 표면을 부드럽게 할 수 있다.
이와같이, Al 합금층 9, TiN층 7로서 되는 상층배선 적층구조로 형성된다.
제2도(c)는, 상층배선의 위에 패시베이션막을 형성한 적층배선구조의 단면도이다.
먼저, Al 합금층 9를 형성한 후, 상층배선을 형성할 영역을 레지스트패턴으로 덮고, 레지스트패턴을 마스크로서 Al 합금층 9, TiN 산화표면층 8, TiN층 7을 에칭한다. 다음에, 두께 0.2의 PSG막 10을 전면에 형성한다. LRM 후, PSG막 형성시의 데미지를 회복하기 위해서 450로 30분정도 형성가스 분위기중에 열처리를 행한다. 형성가스로서는 예를 들면, N2가스에 3의 H2가스가 포함된 혼합가스를 사용한다. 열처리후, 두께 1.0의 SiN막 11을 형성한다. 이와같이, PSG막 10과 SiN막 11의 2층으로서 되는 패시베이션막을 형성한다.
이와같이 형성된 제2(c)도에 표시한 적층배선구조에 있어서도, W층 5과 Al 합금층 9과의 사이에 TiN층 7이 형성되어 있기 때문에, W와 Al와의 반응에 의한 접촉저항의 증가를 방지할 수가 있다. 또한, 이미 기술한 바와 같이, TiN층 7을 형성할 때에 층간절연막 6의 탈가스량이 증가하기 전에, TiN층의 퇴적을 개시함으로써, W층 5와 TiN층 7과의 접촉저항의 증가를 방지할 수가 있다.
더욱이, TiN층 7의 표면을 약간 산화함으로써, 그 위에 형성하는 Al 합금층 9의 일렉트로마이그레이션 내성을 향상할 수가 있다.
더구나, 제4도의 곡선 r1으로 표시한 바와같이, TiN층상에 Al 합금층을 연속하여 형성하는 방법은, Al 합금층의 일렉트로마이그레이션 내성이 나빠지는 결점은 있으나, Al 합금층과 W층과의 사이에 TiN층이 형성되어 있기 때문에, Al과 W와의 반응에 의한 접촉저항의 증가를 방지할 수 있는 점에서는 마찬가지의 효과가 기대된다.
또, W층 5와 TiN층 7과의 사이에 Ti층을 설치하여도 좋다. 예를 들면, 제1(d)도에 표시한 바와같이, W층 5의 노출한 표면의 프리클리닝처리를 행한 후, 기판온도 200300에서 두께 1050의 Ti층, 기판온도 200400에서 두께 50150의 TiN층을 이 순번으로 퇴적한다.
이어서,TiN층 표면을 산화함이 없이, 제2(b)도에서 설명한 방법과 마찬가지로 Al 합금층을 퇴적한다.
TiN층의 아래에 Ti층을 형성함으로써, Al 합금층의 일렉트로마이그레이션 내성을 향상할 수가 있다. 이는, Ti층의 존재에 의하여, Al 합금층의 (111)배향이 강해지기 때문이라고 생각된다. 이 방법에서는 Al 합금층 퇴적전에 TiN층 표면을 산화하는 필요가 없으므로, 제1도, 제2도에 표시한 방법에 비하여 공정수 삭감의 효과가 있다.
Al 합금층 9의 형성전에 TiN층 7의 탈가스를 충분히 행함으로써, Al 합금층 9의 함몰을 방지할 수가 있다. 또, Al 합금층 9를 350정도의 비교적 저온에서 퇴적함으로서, Al 합금층 9의 스텝커버리지율을 향상할 수가 있다.
다음에, 제8도를 참조하여 본 발명의 다른 실시예에 대하여 설명한다.
제8(a)도는, 다른 실시예에 의한 다층배선 구조의 단면도를 표시한다. 실리콘 기판 1의 표면에 형성된 BPSG막 2의 위에 제1(a)도제1(d)도의 공정과 마찬가지의 방법으로, W층 5, TiN층 4, Ti층 3의 3층으로서 되는 하층배선층 및 층간절연막 6을 형성한다.
비어홀 저면에 노출한 W층 5의 표면을 상술한 프리클리닝 처리한 후, 제2(a)도의 공정과 마찬가지의 조건에서 두께 100의 TiN층 7을 형성한다.
다음에, 기판온도를 100로서 스퍼터링에 의해서 두께 30의 Ti층 13을 형성한다. Ti층 13위에 기판온도를 100유지한채로, 기타의 조건은 제2(b)도의 공정과 마찬가지의 조건으로 Al 합금층 9를 형성한다. 더구나, Ti층 13과 Al 합금층 9의 형성개시시의 기판온도는 50200라도 좋다.
제8(a)도에 표시한 다층배선구조에 있어서도, W층 5과 Al 합금층 9와의 사이에 TiN층 7이 형성되어 있으므로, W와 Al과의 반응에 의한 접촉저항의 증가를 방지할 수가 있다. 또, Al 합금층 9와 TiN층 7과의 사이에 Ti층 13이 끼워져 있으므로, 제4도의 곡선 p1로 표시한 바와같이 상층배선의 일렉트로마이그레이션에 의한 저항의 증가를 억제할 수가 있다.
더구나, 제8(a)도의 다층배선구조에 있어서는, Al합금층 9와 Ti층 13과의 RpAS에서의 Al과 Ti와의 반응이 문제로 된다. Al과 Ti가 반응하고 Al3Ti합금이 형성되면, Al 합금층 9의 실효적인 두께가 얇게되어 시트저항이 증가한다. 이 시트저항의 증가는 Al 합금층 9의 Ti농도의 감소, 또는 Al 합금층 9형성 후에 행하는 열치리온도의 저온화에 의해서 억제하는 것이 가능하다.
제8(b)도는, 상층배선의 시트저항의 시간변화를 표시한다. 횡축은 열처리시간, 종축은 시트저항을, 각각 임의눈금으로 나타낸다. 곡선 p3은, Al 합금층 9로서 Al에 0.1wt.의 Cu와 0.15wt.의 Ti를 혼합한 Al 합금을 사용한 경우, 곡선 q3은, Al에 0.1wt.의 Cu와 0.05wt.의 Ti를 혼입한 Al 합금을 사용한 경우의 시트저항의변화를 표시한다.
곡선, p3, q3의 경우, 공히 열처리개시초기는, 열처리시간의 증가에 수반하여 시트저항은 증가한다. 소정의 시간이 경과하는 시트저항의 증가는 포화되고, 그 이상 열처리를 하여도 시트저항은 거의 일정한 값을 유지한다. 이 일정값까지의 증가량은 Ti층 13의 두께에 의해서 정해진다. 이와같이 시트저항의 열처리시간에 대한 변화는 마찬가지의 경향을 나타낸다. Al 합금중의 TiS농도를 0.05wt.로 했을 대는, 곡선 q3 표시와 같이, Ti농도를 감소시킨 Al합금의 저항율이 작기 때문이라고 생각된다. Ti농도의감소의 효과를 얻기 위해서는, Ti농도를 O.1wt.이하로 하는 것이 바람직하다.
제8(b)도의 곡선 r3은, 곡선 q3의 경우와 동일조성의 Al 합금층을 형성하고, 그 후, 보다 낮은 온도로 열처리를 행한 경우의 시트저항의 변화를 표시한다. 열처리온도가 낮으면, 열처리시간에 대한 시트저항의 증가는 완만해진다. 이 때문에, 열처리온도를 저하함으로써, 시트저항의 증가를 억제할 수가 있다.
시트저항의 증가억제의 효과를 충분히 얻기 위해서는, 상층배선 형성후의 열처리의 온도를 400정도 이하로 하는 것이 바람직하다. 예를 들면, 상층배선 위에 형성하는 패시베이션막 퇴적시의 기판온도, 시트선 인출용의 패드(pad)를 노출시키기 위한 패시베이션막 에칭후의 열처리온도등을 400정도 이하로 하는 것이 바람직하다.
Al 합금층 9를 형성후, Al 합금층 9위에 상층배선층을 패터닝할 때의 노광광의 반사방지막으로서 두께 30100의 TiN층 14를 형성한다. 이와같이, Al 합금층 9는 하측의 Ti층 13과 TiN층 7로서 되는 베리어메탈층과, 상측의 반사방지용의 TiN층 14에 끼워진 구조로 된다.
베리어메탈층으로서의 TiN층 7은, 성막온도 500, 작동가스로서 Ar과 N2의 혼합가스를 사용한 반응성스퍼터링에 의해서 형성한다. 이때, TiN층 7의 저항율을 작게하기 위해서, 성막온도는 높은쪽이 바람직하다. 또, 혼합가스 전류량에 대한 N2가스의 유량비는, 70100, 더욱이 80정도가 바람직하다. N2가스의 유량비를 80정도로 하면, 형성되는 TiN층은 (200)배향하는 경향이 강해진다. (200)배향함으로써, 결정립 크기(grain size)가 커져서, 표면이 보다 평탄하게 된다. 더욱이, 고밀도화하기 쉽고, 저항율의 저감을 도모할 수가 있다.
이에 대하여, Al 합금층 9위에 형성되는 반사방지용의 TiN층 14는, 성막온도를 200300로 하고, TiN층 7과 마찬가지로 작동가스로서 Ar과 N2의 혼합가스를 사용한 반응성스퍼터링에 의해서 형성한다. 이때 N2가스의 유량비를 TiN층 7의 형성의 경우와 마찬가지로 80정도로 하면, 질소원자가 하지의 Al과 반응하여 AlN이 형성된다. 이 때문에, TiN층 14와 Al 합금층 9와의 접촉저항이 커진다. AlN의 형성을 방지하기 위해서는, Ar과 N2의 혼합가스 전류량에 대한 N2가스의 유량비를 4060, 더욱이 50정도로 하는 것이 바람직하다.
또, Al 합금층 9의 위에, 그 위에 3층째의 배선을 형성하는 경우에도 2층재의 배선과 마찬가지의 방법에 의해서 배선층을 형성할 수가 있다. 즉, 2층재의 배선의 반사방지용 TiN층 14위에, 베리어메탈층, Al 합금층 및 반사방지용 TiN층으로서 되는 3층째의 배선을 형성할 수가 있다. 2층째의 배선표면에 반사방지용 TiN층 14가 있는 경우의 3층째의 배선의 베리어메탈층은, 2층째의 배선과 3층째의 배선과의 접촉저항을 적게 하기 위하여 필요하게 된다.
상기 실시예에서는, 고융점금속배선상의 베리어메탈층으로서 TiN을 사용한 경우에 대하여 설명하였으나, 하층배선의 주성분인 W와 상층배선의 주성분인 Al과의 양쪽과 반응하기 어려운 재료이면 기타의 다른 금속 또는 금속화합물을 사용하여도 좋다. 예를 들면, TiW, W, Ta등을 사용하여도 좋다.
이상 실시예에 따라 본 발명을 설명했으나, 본 발명은 이들에 제한되는 것은 아니다. 예를 들면, 갖가지의 변경, 개량, 조합등이 가능한 것은 당업자에게 명백하다 할 것이다.
이상 설멍한 바와같이, 본 발명에 의하면, 고융점금속을 사용한 하층배선과 그 위에 형성되는 상층배선과의 접촉저항의 증가를 억제할 수가 있고, 반도체장치의 신뢰성 및 성능의 향상을 도모할 수가 있다.

Claims (15)

  1. 절연표면상에 형성되고, 고융점금속을 주성분으로서 포함하는 제1의 배선과, 상기 제2의 배선을 덮도록 형성되고, 소정의 영역에 콘택트홀이 설치된 층간절연막과, 상기 제1의 배선의 상면중, 상기 콘택트홀이 설치된 영역에서 상기 제1의 배선에 전기적으로 접속하도록 형성되고, Al을 주성분으로서 포함하는 제2의 배선과, 상기 제1의 배선과 상기 제2의 배선이 전기적으로 접속되는 계면에 배치되고, 상기 제1의 배선이 주성분인 고융점금속 및 Al 양쪽과 다르고, 또한 양쪽과 실질적으로 반응하지 않은 재료로서 되는 베리어층을 가지는 반도체장치.
  2. 제1항에 있어서, 상기 베리어층은, TiN층, TiW층, W층, Ta층으로서 되는 무리에서 선택된 적어도 1개의 층으로서 구성되는 반도체장치.
  3. 제1항 또는 제2항에 있어서, 상기 베리어층과 상기 제2의 배선과의 계면에 형성되고, 상기 베리어층의 표면을 산화하여 형성한 산화표면층을 더 표함하는 반도체장치.
  4. 제1항 또는 제2항에 있어서, 상기 베리층은, Ti층과 그 위에 형성된 TiN층을 포함하는 적어도 2층으로 구성되어 있는 반도체장치.
  5. 제1항에 있어서, 상기 베리어층은 TiN층이고, 상기 베리어층과 상기 제2의 배선과의 계면에 형성된 Ti층을 더 가지고, 상기 제2의 배선은 Ti농도가 0.1wt.이하인 반도체장치.
  6. 절연표면상에, 고융점금속에 주성분으로서 포함하는 제1의 배선을 형성하는 공정과, 상기 제1의 배선을 덮는 층간절연막을 형성하고, 상기 제1의 배선의 표면중, 소정의 영역이 노출하도록 상기 층간절연막에 비어홀을 형성하는 비어홀 형성 공정과, 적어도 상기 비어홀의 저면에 노출한 상기 제1의 배선의 표면에 상기 제1의 배선의 주성분인 고융점금속 및 Al의 양쪽과 다르고, 또한 양쪽과 반응하기 어려운 재료로서 되는 베리어층을 형성하는 베리어층 형성공정과, 상기 베리어층 표면을 산화하고, 산화표면층을 형성하는 베리어층 표면산화공정과, 상기 층간절연막 및 상기 산화표면층의 위에 Al을 주성분으로서 포함하는 제2의 배선층을 형성하는 제2의 배선층 형성공정을 포함하는 반도체 장치의 제조방법.
  7. 제6항에 있어서, 상기 베리어층 표면산화공정의 후, 상기 제2의 배선층 형성공정전에, 적어도 상기 베리어층을 250500의 온도로 가열하고 베리어층 표면에 흡착한 가스를 방출하는 탈가스공정을 더 포함하는 반도체장치의 제조방법.
  8. 제7항에 있어서, 상기 제2의 배선층 형성공정은 상기 베리어층 표면을 300400로 하여 상기 제2의 배선을 형성하는 반도체장치의 제조방법.
  9. 절연표면상에, 고융점금속을 주성분으로서 포함하는 제1의 배선을 형성하는 공정과, 상기 제1의 배선을 덮는 층간절연막을 형성하고, 상기 제1의 배선의표면중 소정의 영역이 노출하도록 상기 층간절연막에 비어홀을 형성하는 비어홀 형성공정과, 적어도 상기 비어홀의 저면에 노출한 상기 제1의 배선의 표면에, TiN으로서 되는 베리어층을 형성하는 베리어층 형성공정과, 적어도 상기 베리어층 표면에, Ti층을 형성하는 Ti층 형성공정과, 상기 층간절연막 및 상기 Ti층의 위에, Al을 주성분으로서 포함하고, Ti농도가 0.1wt.이하인 제2의 배선층을 형성하는 제2의 배선층 형성공정을 포함하는 반도체장치의 제조방법.
  10. 제9항에 있어서, 상기 Ti층 형성공정은, 상기 제1의 배선의 표면온도가 50200에서 Ti층을 형성하고, 상기 제2의 배선층 형성공정은, 상기 Ti층 형성공정과 거의 같은 온도로 상기 제2의 배선을 형성하는 반도체장치의 제조방법.
  11. 제6항 내지 제10항중 어느 한 항에 있어서, 상기 베리어층 형성공정은, 상기 층간절연막 및 제1의 배선의 표면을 가열하고, 그 표면온도가 50200일 때에 TiN층의 퇴적을 개시하고, 그 TiN층의 퇴적종료시에는, 그 TiN층 표면의 온도가 400600로 되도록 온도제어하면서 적어도 상기 비어홀 저면에 노출한 상기 제1의 배션의 표면에 TiN층을 퇴적하는 반도체장치의 제조방법.
  12. 절연표면상에, 고융점금속을 주성분으로서 포함하는 제1의 배선을 형성하는 공정과, 상기 제1의 배선을 덮는 층간절연막을 형성하고, 상기 제1의 배선의 표면중 소정의 영역이 노출하도록 상기 층간절연막에 비어홀을 형성하는 비어홀형성공정과, 적어도 상기 비어홀의 저면에 노출한 상기 제1의 배선의 표면에, Ti층을 형성하는 공정과, 적어도 상기 Ti층 표면에, TiN으로서 되는 베리어층을 형성하는 베리어층 형성공정과, 상기 층간절연막 및 상기 베리어층 위에, Al을 주성분으로서 포함하는 제2의 배선층을 형성하는 제2의 배선층 형성공정을 포함하는 반도체장치의 제조방법.
  13. 제6항에 있어서, 비어홀 형성공정후에, Al을 사용한 스퍼터에칭에 의해, 상기 비어홀 저면에 노출한 상기 제1의 배선의 표면 및 상기 층간절연막의 표면을 3050에칭하는 공정을 더 포함하는 반도체장치의 제조방법.
  14. 제6항에 있어서, 상기 제2의 배선층의 표면에, 반응가스로서 Ar과 N2를 포함하는 혼합가스를 사용하여 혼합가스의 유량에 대한 N2가스의 유량비가 4060의 조건으로 반응성스퍼터링에 의해서 TiN층을 형성하는 공정을 포함하는 반도체장치의 제조방법.
  15. 제6항에 있어서, 상기 제2의 배선층을 부분적으로 에칭하여 소정의 패턴의 제2의 배선을 형성하는 공정과, 상기 제2의 배선을 덮도록, 400이하의 온도로 패시베이션층을 형성하는 공정을 포함하는 반도체장치의 제조방법.
KR1019950021317A 1994-08-31 1995-07-20 다층배선을 가지는 반도체장치 및 그 제조방법 KR100211627B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20703194A JP3599199B2 (ja) 1994-08-31 1994-08-31 多層配線を有する半導体装置の製造方法
JP94-207031 1994-08-31

Publications (1)

Publication Number Publication Date
KR100211627B1 true KR100211627B1 (ko) 1999-08-02

Family

ID=16533063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021317A KR100211627B1 (ko) 1994-08-31 1995-07-20 다층배선을 가지는 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US5847459A (ko)
JP (1) JP3599199B2 (ko)
KR (1) KR100211627B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835442B1 (ko) 2006-12-21 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 패드 구조 및 그 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2747511B1 (fr) * 1996-04-10 1998-09-04 Sgs Thomson Microelectronics Interconnexions multicouches a faible capacite parasite laterale
US6005277A (en) * 1996-07-15 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. ARC layer enhancement for reducing metal loss during via etch
KR100235959B1 (ko) * 1996-10-22 1999-12-15 김영환 반도체소자의 금속배선 제조방법
US7943505B2 (en) * 1997-03-14 2011-05-17 Micron Technology, Inc. Advanced VLSI metallization
US6395629B1 (en) * 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
US6188097B1 (en) 1997-07-02 2001-02-13 Micron Technology, Inc. Rough electrode (high surface area) from Ti and TiN
US6054768A (en) * 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers
JP3221381B2 (ja) 1997-11-21 2001-10-22 日本電気株式会社 半導体装置の製造方法
US6034420A (en) * 1997-12-18 2000-03-07 Advanced Micro Devices, Inc. Electromigration resistant patterned metal layer gap filled with HSQ
KR100279300B1 (ko) * 1998-05-11 2001-02-01 윤종용 금속 배선 연결 방법
JP2000349255A (ja) * 1999-06-03 2000-12-15 Oki Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US6413858B1 (en) * 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
JP2001274143A (ja) * 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
US7038320B1 (en) * 2001-02-20 2006-05-02 Advanced Micro Devices, Inc. Single damascene integration scheme for preventing copper contamination of dielectric layer
US6426293B1 (en) * 2001-06-01 2002-07-30 Advanced Micro Devices, Inc. Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
US6777328B2 (en) * 2002-01-31 2004-08-17 Oki Electric Industry Co., Ltd. Method of forming multilayered conductive layers for semiconductor device
US20040203230A1 (en) * 2002-01-31 2004-10-14 Tetsuo Usami Semiconductor device having multilayered conductive layers
US6800494B1 (en) * 2002-05-17 2004-10-05 Advanced Micro Devices, Inc. Method and apparatus for controlling copper barrier/seed deposition processes
KR100543458B1 (ko) 2003-06-03 2006-01-20 삼성전자주식회사 반도체 장치의 도전성 구조체 형성 방법
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
US7462560B2 (en) * 2005-08-11 2008-12-09 United Microelectronics Corp. Process of physical vapor depositing mirror layer with improved reflectivity
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
KR101550526B1 (ko) * 2014-02-21 2015-09-04 에스티에스반도체통신 주식회사 클러스터형 반도체 제조장치 및 이를 이용한 반도체 소자 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566026A (en) * 1984-04-25 1986-01-21 Honeywell Inc. Integrated circuit bimetal layer
JPS61133646A (ja) * 1984-12-03 1986-06-20 Toshiba Corp 半導体装置の製造方法
JPS62118525A (ja) * 1985-11-19 1987-05-29 Matsushita Electronics Corp 半導体装置の製造方法
JPS62213159A (ja) * 1986-03-13 1987-09-19 Matsushita Electronics Corp 半導体装置の電極配線層
US5055908A (en) * 1987-07-27 1991-10-08 Texas Instruments Incorporated Semiconductor circuit having metallization with TiW
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
US5278448A (en) * 1991-03-19 1994-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2655213B2 (ja) * 1991-10-14 1997-09-17 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
JP2924450B2 (ja) * 1992-05-22 1999-07-26 日本電気株式会社 半導体装置
JP2861629B2 (ja) * 1992-05-27 1999-02-24 日本電気株式会社 半導体装置
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
US5416045A (en) * 1993-02-18 1995-05-16 Micron Technology, Inc. Method for chemical vapor depositing a titanium nitride layer on a semiconductor wafer and method of annealing tin films
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835442B1 (ko) 2006-12-21 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 패드 구조 및 그 제조 방법

Also Published As

Publication number Publication date
JP3599199B2 (ja) 2004-12-08
JPH0878520A (ja) 1996-03-22
US5847459A (en) 1998-12-08
US6204167B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
KR100211627B1 (ko) 다층배선을 가지는 반도체장치 및 그 제조방법
KR960010056B1 (ko) 반도체장치 및 그 제조 방법
JP3245104B2 (ja) フッ素による金属劣化に対する耐性を改善する方法
EP0552968B1 (en) Semiconductor device including a wiring layer
KR100341658B1 (ko) 반도체 장치 및 그 제조 방법
US4732801A (en) Graded oxide/nitride via structure and method of fabrication therefor
JPH04320024A (ja) 半導体装置の製造方法
US5898221A (en) Semiconductor device having upper and lower wiring layers
KR100319588B1 (ko) 배선구조의 형성방법
JPH0653337A (ja) 半導体装置の製造方法
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
US7135399B2 (en) Deposition method for wiring thin film
US5750439A (en) Method of making aluminum alloy wiring with less silicon nodule
KR100369970B1 (ko) 반도체장치 제조방법
JP3841772B2 (ja) 半導体素子の製造方法
KR100546204B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JPH07201859A (ja) 配線形成方法および半導体装置
JP3594888B2 (ja) 半導体装置及びその製造方法
JP3495034B1 (ja) 半導体装置の製造方法
US6060390A (en) Method of forming wiring layer
JP3283965B2 (ja) 半導体装置およびその製造方法
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JPH11111842A (ja) 多層配線構造およびその製造方法
JPH11186263A (ja) 半導体装置およびその製造方法
JPH07283318A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 17

EXPY Expiration of term