JPH0719841B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0719841B2
JPH0719841B2 JP62249329A JP24932987A JPH0719841B2 JP H0719841 B2 JPH0719841 B2 JP H0719841B2 JP 62249329 A JP62249329 A JP 62249329A JP 24932987 A JP24932987 A JP 24932987A JP H0719841 B2 JPH0719841 B2 JP H0719841B2
Authority
JP
Japan
Prior art keywords
layer
wiring
metal
metal layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62249329A
Other languages
English (en)
Other versions
JPH0191438A (en
Inventor
利昭 伊高
勝弥 奥村
俊宣 新木
利一郎 青木
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP62249329A priority Critical patent/JPH0719841B2/ja
Publication of JPH0191438A publication Critical patent/JPH0191438A/ja
Publication of JPH0719841B2 publication Critical patent/JPH0719841B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置に関する。
(従来の技術) 従来の半導体装置の多層配線の構造を第3図を用いて説
明する。半導体基板1上に第1のAl配線2が形成され、
このAl配線2を覆うようにシリコン酸化膜を主成分とす
る層間絶縁膜3が形成されている。この層間絶縁膜3上
の第2のAl配線4と上記第1のAl配線2とを電気的に接
続するために、この層間絶縁膜3に接続孔(コンタクト
ホール)5が開孔され、導通がとられている。
この導通歩留り(確率)は、第4図に示すように接続孔
5の径が微細化されてくると急激に低下する。なお、同
図において、白抜き点を結んだ線はスパッタエッチン
グの後に第2のAl配線を堆積した場合のもので、黒丸点
を結んだ線はスパッタエッチングなしの場合のもので
ある。上記線から明らかなように、その径が1μmで
は、ほとんど導通しなくなる。即ち、導通歩留りは99.9
%以下となる。この理由は、接続孔5を開孔し、第2の
Al配線4を形成するまでに、接続孔5を介して露出した
第1のAl配線2の表面にアルミナ層が形成されてしま
い、該アルミナ層上に第2の配線層であるAl膜を堆積し
ても導通がとれないからである。しかし、接続孔5の径
が大きくなると、アルミナ層にピンホールやクラック等
の欠陥が存在し、これらの欠陥を通して導通がとれる。
これに鑑みて、従来は、第1のAl配線2上のアルミナ層
を除去するためにArイオンでスパッタエッチングを施
し、この後大気にさらすことなく同一真空中で第2の配
線4を堆積していた。これにより、接続孔5が1μm径
であっても、導通歩留りを99.9%前後とすることができ
た(第4図参照)。
しかし、さらに歩留りを向上させるべく、スパッタエッ
チングの仕方を種々改良した。それにより、導通歩留り
は改善されるようになったが、新たな問題が発生した。
即ち、第1の配線Al2がゲート電極に接続されている場
合、上記スパッタエッチングのための多量のArイオンが
接続孔5を介して照射されることにより、ゲート酸化膜
を帯電により破壊してしまうことが判明した。半導体装
置が微細化されゲート酸化膜が薄くなればますますこの
イオン照射によるダメージ問題は重大になってくる。
(発明が解決しようとする問題点) このように、従来のArイオンのスパッタエッチングによ
りAl配線面上の接続孔に開口する部分のアルミナ層を除
去する方法では、ゲート酸化膜を破壊してしまう等の、
半導体装置にダメージを与えるという問題があった。
本発明の目的は、半導体装置にダメージを与えることな
く、上記アルミナ層を破壊・除去可能な半導体装置を提
供することにある。
〔発明の構成〕
(課題を解決するための手段) 本発明の半導体装置は、半導体基板上に形成された第1
の金属配線上に層間絶縁膜を介して第2の金属配線を施
し、前記第1及び第2の金属配線を前記層間絶縁膜に開
孔した接続孔を介して導通させるようにした半導体装置
において、 前記接続孔に露呈する前記第1の金属配線の表面の高抵
抗酸化層を、高酸化性金属層で環元することにより構成
された導通金属層であって、前記第1の金属配線と前記
第2の金属配線とを電気的に導通させる、導通金属層
と、 前記層間絶縁膜上に形成された高酸化性金属層と、 前記高酸化性金属層上及び前記導通金属層上に位置し、
前記第2の金属配線がそれよりも下側の材料と反応する
のを防止すると共に前記第2の金属配線の機械的強度を
補強し、さらに前記第2の金属配線に対する付着性の良
好な、バリア金属層と、 を備えるものとして構成される。
(作用) 本発明においては、層間絶縁膜の接続孔を介して第1及
び第2の金属配線を導通させるに当り、第1の金属配線
上の高抵抗酸化層を高酸化性金属で還元して導通金属層
を形成し、その導通金属層で導通させている。このよう
に、第1の金属配線上の高抵抗酸化層を高酸化性金属で
還元するようにしたので、第1及び第2の金属配線は高
い精度で確実に導通する。
前記第2の金属配線層と、前記半導体基板及び前記高酸
化性金属層と、の間に、バリア金属層が形成されてい
る。このため、前記第2の金属配線層が、前記半導体基
板及び高酸化性金属層と反応して第2の金属配線層の依
頼性が低下するのが防がれる。また、このバリア金属層
によって、第2の金属配線層の機械的強度が補強され
る。
さらに、上記高抵抗酸化層を高酸化性金属層で還元して
導通金属層を形成する際に当っても、このバリア金属層
によって第2の金属配線が高酸化性金属層と反応するの
が防止され、これにより第2の金属配線の信頼性が向上
する。また、高酸化性金属層、バリア金属層及び第2の
金属配線の3層構造となっているが、高酸化性金属層に
バリア金属層の結晶方向が揃い、バリア金属層に第2の
金属配線の結晶方向が揃う。このようにして、3層の結
晶方向が揃うことからマイグレーション耐圧が向上す
る。
(実施例) 本発明の実施例の説明に先立ち、第1図a〜cを用いて
本発明の関連技術を詳細に説明する。
同図aに示すように、半導体基板(Si)11上に第1のAl
配線12が形成されている。このAl配線12を覆うようにシ
リコン酸化膜を主成分とする層間絶縁膜13が形成され、
この膜13に接続孔15が形成されている。この接続孔15の
底部には80〜100Å程度のアルミナ層16が存在してい
る。
次に、同図bに示すように、上記アルミナ層16及び層間
絶縁膜13上にTi膜17を500Åの厚さにスパッタリング法
で堆積し、大気にさらすことなく第2の配線層としての
第2のAl配線14を上記と同様にスパッタリング法で1μ
m厚さに堆積する。
次に、上記第2のAl配線14とTi膜17を所望の配線パター
ンに形成する。その後、このようにした中間段階の半導
体装置に対して、450℃でN2とH2とからなるフォーミン
グガス中で30分間熱処理を施した。これにより、同図c
に示すように、第1及び第2のAl配線12,14の接合部分
に、合金層18が形成される。その合金層18は、Ti膜17が
アルミナ層16を還元し、チタンとアルミニウムと酸素と
からなるものとして構成されたものである。この合金層
18によって、第1及び第2のAl配線12,14の導通性が著
しく向上する。
上記関連技術では、第2のAl配線14を堆積後、熱処理を
行なったが、Ti膜17を堆積後、そのAl配線14を堆積する
前に真空中で熱処理を行なってもよい。また、Ti膜17の
堆積中に基板温度をあげてアルミナ層16との反応を促進
させ、熱処理を省略してもよい。
さらに、関連技術ではTi膜17を用いたが、この他にHf、
V、Mg、Li、Ni等の酸化力の強い金属や、これらの合金
またはこれらを含んだ合金を用いることができる。
上記の関連技術に従って、接続孔15として1μmの場合
の実験を行った。第1及び第2のAl配線12,14の導通の
確率として99.999%以上が得られた。また、100Å厚の
ゲート酸化膜が破壊されたか否かをチェックしたが、全
く破壊されていないことがわかった。
前述のアルミナ層16が薄く、Ti膜17が余剰になった場
合、このTi膜17が基板11のSiと反応してアロイスパイク
を形成し、PN接合リークを発生させることがある。この
ため、第1のAl配線12とSiの基板11との間に、Alと基板
(Si)との反応を防止するバリア層としてTiN層やW層
を介在させることもできる。
第2図a〜cはバリア層としてのTiN層17Aを、第2のAl
配線14と、Ti層17との間に用いた、本発明の実施例を示
すものである。
同図aは、第1図aと同様の中間段階の半導体装置を示
す。その半導体装置に対して、同図bに示すように、Ti
層17、TiN層17Aを、スパッタリング法によって大気にさ
らすことなく順次堆積する。その後、第2のAl配線14を
スパッタリング法で堆積する。
次に、上記第2のAl配線14、TiN層17A及びTi層17を所望
の配線パターンに形成する。その後、そのようにした中
間段階を半導体装置に対して、450℃でN2とH2からなる
フォーミングガス中で30分間熱処理を施した。これによ
り、同図cに示すように、第1図及び第2のAl配線12,1
4の接合部分に合金層18Aが形成される。その合金層18A
は、Ti膜17がアルミナ層16を還元し、チタン、アルミニ
ウム、及び酸素からなるものとして構成される。この合
金層18Aによって第1図及び第2のAl配線12,14の導通性
が著しく向上する。
上記実施例では、第1のAl配線12上に直接TiN膜17Aを堆
積することなくTi膜17を介して堆積している。そのた
め、第1のAl配線12とTiN膜17Aとの界面にN2が介在して
接触抵抗が増大するのが回避される。さらに、TiN膜17A
下にTi膜17を敷くようにしたので、TiN膜17Aと層間絶縁
膜(SiO2)13との付着強度が増大する。さらに、TiN膜1
7Aを第2のAl配線14の下に敷くようにしたので、エレク
トロマイグレーションやサーマルマイグレーションに対
する耐性が向上する。即ち、下方から上方に、Ti膜17、
TiN膜17A及び第2のAl配線12の3層構造になっている。
このため、Ti膜17にTiN膜17Aの結晶方向が揃い、TiN膜1
7Aに第2のAl配線の結晶方向が揃う。つまり、3つの層
の結晶方向が全て揃うことになる。これにより、エレク
トロマイグレーションやサーマルマイグレーションに対
する耐性が向上する。なお、第1のAl配線12上にMo層を
存在させた場合には、横ヒロック(Horizontal hilloc
k)が形成されるため好ましくなく、またこのような二
層構造のものはエッチングが困難で且つアフターコロー
ジョンも発生しやすいという難点があるが、上記実施例
にはこのような難点は得られない。
〔発明の効果〕
本発明の半導体装置によれば、層間絶縁膜の接続孔を介
して第1及び第2の金属配線を導通するに当り、第1の
金属配線の表面における高抵抗酸化層を高酸化性金属に
よって還元し、その還元により生成した導通金属層によ
り導通させるようにしたので、半導体装置にイオンエッ
チングによるようなダメージを与えることなく、第1及
び第2の金属配線を確実に導通させることができる。
さらに、本発明によれば、第2の金属配線が半導体基板
及び高酸化性金属層と反応するのをバリア金属層によっ
て防ぐようにしたので、第2の金属配線の信頼性を長期
にわたって維持して、寿命を伸すことができる。さら
に、第2の金属配線の下側にバリア金属層を形成して多
層構造としたので、第2の金属配線の機械的強度を増大
させ、切断やゆ導通不良が生じるのを極力回避すること
ができ、配線の電気的特性を向上させることができる。
さらに、前記バリア金属層の存在により、層間絶縁膜上
に高酸化性金属層を存在させたとはいえ、第2の金属配
線は高酸化性金属層には直接接触することはなく、バリ
ア金属層に接触することになる。このバリア金属層に対
する第2の金属配線の付着性が良好であることから、高
酸化性金属層を用いつつも、第2の金属配線のバリア金
属層に対する付着性、さらには層間絶縁膜に対する付着
性を著しく向上させることができる。
さらに、高抵抗酸化層を高酸化性金属層で還元するに当
っても、第2の金属配線が高酸化性金属層と反応するの
をバリア金属層によって阻止して、第2の金属配線の切
断や導通不良を確実に防止することができる。
さらに、高酸化性金属層、バリア金属層及び第2の金属
配線の3層構造としたので、これらの3層の結晶方向を
揃えて、マイグレーション耐性を向上することができ
る。
【図面の簡単な説明】
第1図a〜cは本発明の関連技術としての半導体装置の
製造方法の一実施例を示す製造工程図、第2図は本発明
の実施例を示す製造工程図、第3図は従来の半導体装置
の断面図、第4図は第1及び第2のAl配線の導通確率を
示す線図である。 11…半導体基板、12…第1のAl配線、13…層間絶縁膜、
14…第2のAl配線、15…接続孔、16…アルミナ層、17…
Ti膜、17A…TiN膜、18,18A…合金層。
フロントページの続き (72)発明者 新木 俊宣 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (56)参考文献 特開 昭53−121490(JP,A) 特開 昭60−5560(JP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成された第1の金属配線
    上に層間絶縁膜を介して第2の金属配線を施し、前記第
    1及び第2の金属配線を前記層間絶縁膜に開孔した接続
    孔を介して導通させるようにした半導体装置において、 前記接続孔に露呈する前記第1の金属配線の表面の高抵
    抗酸化層を、高酸化性金属層で環元することにより構成
    された導通金属層であって、前記第1の金属配線と前記
    第2の金属配線とを電気的に導通させる、導通金属層
    と、 前記層間絶縁膜上に形成された高酸化性金属層と、 前記高酸化性金属層上及び前記導通金属層上に位置し、
    前記第2の金属配線がそれよりも下側の材料と反応する
    のを防止すると共に前記第2の金属配線の機械的強度を
    補強し、さらに前記第2の金属配線に対する付着性の良
    好な、バリア金属層と、 を備えることを特徴とする、半導体装置。
  2. 【請求項2】前記第1及び第2の金属配線はアルミニウ
    ム配線であり、 前記高酸化性金属層は、Tt、Hf、V、Mg、Li、Ni及びこ
    れらの合金並びにこれらを含んだ合金のいずれかから構
    成され、 前記バリア金属層はTiNである、特許請求の範囲第1項
    に記載の半導体装置。
JP62249329A 1987-10-02 1987-10-02 半導体装置 Expired - Fee Related JPH0719841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62249329A JPH0719841B2 (ja) 1987-10-02 1987-10-02 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP62249329A JPH0719841B2 (ja) 1987-10-02 1987-10-02 半導体装置
KR1019880012647A KR920001174B1 (ko) 1987-10-02 1988-09-29 반도체장치 및 그 제조방법
EP88116171A EP0310108B1 (en) 1987-10-02 1988-09-30 Interconnection structure of a semiconductor device and method of manufacturing the same
DE3853392T DE3853392T2 (de) 1987-10-02 1988-09-30 Verbindungsstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung.
US07/251,179 US4937652A (en) 1987-10-02 1988-09-30 Semiconductor device and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5157514A Division JPH0773112B2 (ja) 1993-06-28 1993-06-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0191438A JPH0191438A (en) 1989-04-11
JPH0719841B2 true JPH0719841B2 (ja) 1995-03-06

Family

ID=17191388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62249329A Expired - Fee Related JPH0719841B2 (ja) 1987-10-02 1987-10-02 半導体装置

Country Status (5)

Country Link
US (1) US4937652A (ja)
EP (1) EP0310108B1 (ja)
JP (1) JPH0719841B2 (ja)
KR (1) KR920001174B1 (ja)
DE (1) DE3853392T2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273937A (en) * 1988-01-08 1993-12-28 Kabushiki Kaisha Toshiba Metal semiconductor device and method for producing the same
JPH0274039A (en) * 1988-09-09 1990-03-14 Texas Instr Japan Ltd Electronic circuit device
JPH038359A (en) * 1989-06-06 1991-01-16 Fujitsu Ltd Manufacture of semiconductor device
JPH03142934A (en) * 1989-10-30 1991-06-18 Mitsubishi Electric Corp Wiring connecting structure for semiconductor integrated circuit device
US5365110A (en) * 1989-11-07 1994-11-15 Kabushiki Kaisha Toshiba Semiconductor device with multi-layered wiring structure
KR930000309B1 (ko) * 1989-11-22 1993-01-15 삼성전자 주식회사 반도체 장치의 제조방법
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
DE69031903T2 (de) * 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
JPH088301B2 (ja) * 1990-06-07 1996-01-29 株式会社東芝 半導体装置の製造方法
JP2563652B2 (ja) * 1990-07-17 1996-12-11 株式会社東芝 半導体装置及びその製造方法
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
EP0480409B1 (en) * 1990-10-09 1994-07-13 Nec Corporation Method of fabricating a Ti/TiN/Al contact, with a reactive sputtering step
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
KR920010759A (ko) * 1990-11-16 1992-06-27 원본미기재 저 저항 접점을 제조하는 방법
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JP3099406B2 (ja) * 1991-04-05 2000-10-16 ヤマハ株式会社 集積回路の多層配線構造
JPH0575061A (ja) * 1991-09-13 1993-03-26 Oki Electric Ind Co Ltd 半導体記憶装置の配線構造
US5200359A (en) * 1991-10-03 1993-04-06 Micron Technology, Inc. Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer
JPH05206134A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置とその製造方法
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JPH05275540A (ja) * 1992-03-28 1993-10-22 Yamaha Corp 集積回路装置
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
GB9219267D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs Thomson Microelectronics Methode zur Herstellung eines Metallkontaktes
US5365111A (en) * 1992-12-23 1994-11-15 Advanced Micro Devices, Inc. Stable local interconnect/active area silicide structure for VLSI applications
US6690044B1 (en) * 1993-03-19 2004-02-10 Micron Technology, Inc. Approach to avoid buckling BPSG by using an intermediate barrier layer
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
JP3599199B2 (ja) * 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5899724A (en) * 1996-05-09 1999-05-04 International Business Machines Corporation Method for fabricating a titanium resistor
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
JP3277909B2 (ja) * 1999-02-08 2002-04-22 日本電気株式会社 半導体装置及びその製造方法
JP2002223014A (ja) * 2001-01-26 2002-08-09 Denso Corp 磁気検出装置
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
KR100573897B1 (ko) * 2003-12-30 2006-04-26 동부일렉트로닉스 주식회사 반도체 제조 방법
JP6040904B2 (ja) * 2013-09-27 2016-12-07 豊田合成株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121490A (en) * 1977-03-31 1978-10-23 Toshiba Corp Semiconductor device
EP0042926A1 (en) * 1980-07-01 1982-01-06 Rockwell International Corporation Aluminum to aluminum ohmic contacts, multilevel interconnections
JPS57208161A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
GB2135123B (en) * 1983-02-10 1987-05-20 Rca Corp Multi-level metallization structure for semiconductor device and method of making same
JPS59198734A (en) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp Multilayer interconnection structure
JPH0557743B2 (ja) * 1983-06-23 1993-08-24 Fujitsu Ltd
US4507852A (en) * 1983-09-12 1985-04-02 Rockwell International Corporation Method for making a reliable ohmic contact between two layers of integrated circuit metallizations
US4845543A (en) * 1983-09-28 1989-07-04 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device

Also Published As

Publication number Publication date
EP0310108A2 (en) 1989-04-05
DE3853392D1 (de) 1995-04-27
JPH0191438A (en) 1989-04-11
US4937652A (en) 1990-06-26
DE3853392T2 (de) 1995-09-07
KR890007386A (ko) 1989-06-19
EP0310108B1 (en) 1995-03-22
EP0310108A3 (en) 1991-02-06
KR920001174B1 (ko) 1992-02-06

Similar Documents

Publication Publication Date Title
JPH0719841B2 (ja) 半導体装置
JP2533414B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
US5266519A (en) Method for forming a metal conductor in semiconductor device
JP3104534B2 (ja) 半導体装置とその製法
JPH09283624A (ja) 半導体装置の製造方法
JP3128961B2 (ja) 半導体装置及びその製造方法
JP2538881B2 (ja) 半導体装置の製造方法
JPH0773112B2 (ja) 半導体装置の製造方法
JP3194793B2 (ja) 半導体装置の製造方法
JPH065674B2 (ja) 半導体装置の製造方法
JP2821157B2 (ja) 配線形成方法
JPH05299418A (ja) 半導体装置の製造方法
EP0415526A2 (en) Semiconductor device having wiring layers
JP3337758B2 (ja) 半導体装置の製造方法
JP3321896B2 (ja) Al系材料形成方法、Al系配線構造、半導体装置の製造方法、及び半導体装置
JP2874216B2 (ja) 半導体装置およびその製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法
CN112542435A (zh) 一种防止表面金属层脱焊的半导体装置及其制造方法
JP3237917B2 (ja) 半導体素子の製造方法
JPH06236928A (ja) 半導体装置およびその製造方法
JPH09199591A (ja) 半導体装置の製造方法
JPH09246378A (ja) 半導体集積回路装置およびその製造方法
JPH0831940A (ja) 半導体装置およびその製造方法
JPH10223569A (ja) 半導体装置及び半導体装置の製造方法
JPH0786397A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees