JPH07201859A

JPH07201859A - 配線形成方法および半導体装置

Info

Publication number: JPH07201859A
Application number: JP35340293A
Authority: JP
Inventors: Hirobumi Sumi; 博文角; Tetsuo Gocho; 哲雄牛膓; Keiichi Maeda; 圭一前田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-12-29
Filing date: 1993-12-29
Publication date: 1995-08-04

Abstract

(57)【要約】【構成】半導体装置の配線用金属膜に含まれる添加元
素の吸収金属膜としてＴｉ膜を設け、この上に該金属膜
であるＡｌ−１％Ｓｉ膜３と変形防止膜であるＴｉＮ膜
６とを１５０℃にて順次積層し、さらに４００〜４５０
℃にてＳｉＯＮ反射防止膜４を成膜する。あるいは、Ｓ
ｉＯＮ反射防止膜４を低温成膜した後、析出したＳｉノ
ジュールを４００℃以上でのアニールによりＴｉ膜に吸
収させる。【効果】Ｔｉ膜がＡｌ−１％Ｓｉ膜３中のＳｉを吸収
してＡｌＳｉＴｉ三元合金を主体とする界面反応層５に
変化するので、最終的には該Ａｌ−１％Ｓｉ膜３中にＳ
ｉノジュールが残らず、しかもＴｉＮ膜６によりヒロッ
クが防止される。この結果、コンタクト不良、エレクト
ロマイグレーション、配線間の短絡、配線の形状異常等
の不良が防止され、半導体装置の信頼性と歩留りが向上
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はたとえば半導体デバイス
の製造工程に適用される配線形成方法およびこれを用い
て好適に製造される半導体装置に関し、特に成膜過程で
所定の基板加熱を行うことにより添加元素ノジュールの
成長やヒロックの生成を抑制し、これにより半導体装置
の信頼性向上を図るものである。

【０００２】

【従来の技術】半導体デバイスの高集積化が加速度的に
進行するに伴い、その最小加工寸法も急速に縮小されて
いる。たとえば、現状で量産ラインに移行されている１
６ＭＤＲＡＭの最小加工寸法は約０．５μｍであるが、
次世代の６４ＭＤＲＡＭでは０．３５μｍ以下、次々世
代の２５６ＭＤＲＡＭでは０．２５μｍ以下に縮小され
るとみられている。０．３５μｍ〜０．２５μｍ（ディ
ープ・サブミクロン）クラスの微細加工では、フォトリ
ソグラフィの光源としてＫｒＦエキシマ・レーザ光（波
長２４８ｎｍ）等の遠紫外光源が必要となる。

【０００３】ただし、エキシマ・レーザ光のように単色
性の極めて高い光源を用いた場合には、従来のｇ線露光
やｉ線露光にも増して定在波効果が顕著に現れることが
知られている。定在波効果は、レジスト膜内の多重反射
光同士による干渉、もしくはこれにレジスト膜の表面か
らの反射光が加わって干渉を起こすことにより生ずる。
この結果、レジスト膜の膜厚方向に光強度分布が生じた
り、あるいはレジスト膜厚に依存した吸収光量の変化、
すなわち実質的な感度の変動が生ずる。これらは、それ
ぞれ現像後のレジスト・パターンの側壁面における波状
凹凸の形成や、ウェハの表面段差の上下におけるパター
ン寸法の変動等をもたらす。０．３５μｍのデザイン・
ルール下では、この寸法変動を±５％以内に抑えること
が必要であり、このためにはレジスト膜内における吸収
光量の変動をおおよそ±３％以内に抑えることが求めら
れる。

【０００４】この要求を満たすためには、レジスト膜の
下地材料膜による反射を抑制し、該レジスト膜内の多重
反射光を低減しなければならない。かかる背景から、エ
キシマ・レーザ・リソグラフィ以降の微細加工において
は反射防止膜の利用がほぼ必須とされる。反射防止膜
は、下地材料膜とレジスト膜との間に介在される場合に
最も優れた定在波抑制効果を示し、同時にハレーション
防止にも効果を発揮する。

【０００５】近年、この反射防止膜の構成材料として、
酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸
窒化シリコン（ＳｉＯＮ）等のシリコン化合物が注目を
集めている。これは、これらシリコン化合物がエキシマ
・レーザ・リソグラフィの波長域である遠紫外領域にお
いて、良好な光学定数ｎ，ｋ（ただし、ｎは複素振幅反
射率Ｒの実数部、ｋは同じく虚数部係数を表す。）を有
するからである。特にＳｉＯＮは、たとえばＳＰＩＥ第
１９２７巻，オプティカル／レーザ・マイクロリソグラ
フィＶＩ(SPIE Vol.1927, Optical/Laser Microlithogr
aphy VI), (１９９３) ｐ．２６３〜２７４にも報告さ
れているように、プラズマＣＶＤによる成膜時の条件を
変化させることにより広い範囲で光学定数ｎ，ｋを変化
させることが可能であり、下地材料膜の種類に応じた反
射防止条件の設定の自由度が大きいといったメリットを
有する。

【０００６】

【発明が解決しようとする課題】ところで、フォトリソ
グラフィにおいて反射防止膜を要するような反射率の高
い下地材料膜とは、たとえば半導体デバイスの場合、配
線に用いられる金属膜である。この金属膜の構成材料と
して最も広く用いられている材料はアルミニウム（Ａ
ｌ）系材料であり、典型的にはＳｉ基板へのＡｌスパイ
クの発生を防止する目的で純Ａｌにシリコン（Ｓｉ）を
添加したＡｌ−１％Ｓｉ合金、あるいはエレクトロマイ
グレーション耐性の向上を目的としてさらに銅（Ｃｕ）
を添加したＡｌ−１％Ｓｉ−０．５％Ｃｕ合金等であ
る。

【０００７】ここで、Ｓｉを含有するＡｌ系配線膜に関
しては、従来より高温スパッタリングによる成膜中、あ
るいは成膜後の熱処理工程においてＳｉが偏析し、生成
したＳｉノジュールにより配線の信頼性が低下するケー
スが知られている。さらに、通常３６０℃付近で行われ
る上記ＳｉＯＮ系反射防止膜の成膜工程は、この成膜後
の熱処理と同等の効果をもたらす可能性がある。以下、
Ｓｉノジュールに起因する問題点について、図２３〜図
２５、図２６〜図２８、図２６〜図２７、図２８〜図３
０を参照しながら説明する。

【０００８】たとえば、図２３に示されるように、Ｓｉ
Ｏ_x層間絶縁膜１１上にＡｌ−１％Ｓｉ膜１２が積層さ
れたウェハにおいて、このＡｌ−１％Ｓｉ膜１２上にさ
らに図２４に示されるようなＳｉＯＮ反射防止膜１３を
たとえば３６０℃にて成膜すると、Ａｌ−１％Ｓｉ膜１
２の中にＳｉノジュール１４が成長することがある。こ
のＡｌ−１％Ｓｉ膜１２は、次工程において図２５に示
されるようにレジスト・マスク１５を介してパターニン
グされるが、このとき形成されたＡｌ系配線パターン１
２ａの中に上記Ｓｉノジュール２４が包含されてしまう
と実質的な配線幅が細り、通電による局所的な温度上昇
が生じてエレクトロマイグレーション耐性が劣化する。
さらに、０．３５μｍルール下においてノジュール径が
０．５μｍにも達した場合には、このＡｌ系配線パター
ン１２ａによる電気的接続は不可能となる。

【０００９】また、ＳｉＯＮ反射防止膜１３の成膜時に
Ｓｉの析出がＳｉＯ_x層間絶縁膜１１とＡｌ−１％Ｓｉ
膜１２との界面全般にわたって生じ、図２６に示される
ようなＳｉノジュール層１６が形成された場合には、Ａ
ｌ−１％Ｓｉ膜１２のドライエッチング時に次のような
問題が生ずる。すなわち、図２７に示されるように、通
常の塩素系ガスを用いたＡｌ−１％Ｓｉ膜１２のエッチ
ングがほぼ終了して被エッチング面の全面にＳｉノジュ
ール層１６が露出すると、オーバーエッチング時に過剰
となったＣｌ^*がＡｌ系配線パターン１２ａの側壁面下
部を攻撃する。この結果、図２８に示されるように、ノ
ッチ１７が生じ易くなる。

【００１０】また、バリヤメタル残りによる配線間の短
絡が生ずることもある。図２９に示されるように、Ｓｉ
Ｏ_x層間絶縁膜２１上にたとえばＴｉＮ系バリヤメタル
２２を介して積層されたＡｌ−１％Ｓｉ膜２３の上にさ
らにＳｉＯＮ反射防止膜２４を３６０℃にて成膜する
と、Ａｌ−１％Ｓｉ膜２３の中にある領域にわたって比
較的大きなＳｉノジュール２５が生成することがある。
この後、上記Ａｌ−１％Ｓｉ膜２３とＴｉＮ系バリヤメ
タル２２とを図３０に示されるようにレジスト・マスク
２６を介し、塩素系ガスを用いてエッチングすると、Ｓ
ｉノジュール２５が露出した領域では極端にエッチング
速度が低下する。このため、最終的に隣接するＡｌ系配
線パターン２３ａ同士が、Ｓｉノジュール２５にマスク
されて残ったＴｉＮ系バリヤメタル２２を通じて短絡す
る虞れが大きい。

【００１１】さらに、ビアホールの開口予定位置にＳｉ
ノジュールが形成されている場合には、コンタクト不良
が生ずる。すなわち、図３１に示されるように、Ａｌ−
１％Ｓｉ膜３１上にＳｉＯ_x層間絶縁膜３２が積層され
たウェハにおいて、このＳｉＯ_x層間絶縁膜３２上にさ
らに図３２に示されるようなＳｉＯＮ反射防止膜３３を
たとえば３６０℃にて成膜すると、Ａｌ−１％Ｓｉ膜３
１の中にＳｉノジュール３４が成長することがある。こ
のＳｉＯ_x層間絶縁膜３２は、次工程において図３３に
示されるようにレジスト・マスク３５を介してドライエ
ッチングされるが、このとき形成されたビアホール３６
の開口底に上記Ｓｉノジュール３４が露出すると、コン
タクト抵抗が著しく上昇する。また、ＳｉＯ_x膜のエッ
チングは通常フッ素系ガスを用いて行われるため、オー
バーエッチング時にＦ^*によるＳｉノジュール３４の増
速エッチングが進行し、Ａｌ−１％Ｓｉ膜３１に大きな
ボイド３７が形成されることも懸念される。このこと
も、コンタクト不良の原因となる。

【００１２】かかるＳｉノジュールの形成は、Ａｌ−１
％Ｓｉ膜の下地にＴｉ膜を設け、かつＡｌ−１％Ｓｉ膜
の成膜温度を５００℃近傍とすることで防止できること
が、たとえば月刊セミコンダクターワールド１９９２年
７月号ｐ．３６〜４１（プレスジャーナル社刊）に記載
されている。たとえば、図３４に示されるように、Ｓｉ
Ｏ_x層間絶縁膜１１上へ予めＴｉ膜１８を成膜してお
き、その後、高温スパッタリングにより図３５に示され
るようにＡｌ−１％Ｓｉ膜１２を成膜する。このとき、
Ｔｉ膜１８はＡｌと反応してまずＡｌＴｉ合金膜（図示
せず。）を形成し、ここにＳｉを取り込む形でＡｌＳｉ
Ｔｉ三元合金膜１９に変化する。つまり、Ｔｉ膜はＳｉ
の吸収金属膜として機能しており、これがノジュール防
止のメカニズムとなっている。

【００１３】しかし、ノジュール形成とは別の問題とし
て、Ａｌ系配線膜は成膜過程または成膜後の熱処理工程
において４００℃以上に加熱されるとヒロックを形成す
るという問題を抱えている。上記のＡｌ−１％Ｓｉ膜１
２も、その上にＳｉＯＮ反射防止膜１３が成膜される
と、図３６に示されるようにヒロック２０を生ずる虞れ
がある。このヒロック２０の高さは０．５μｍ付近まで
達する場合もあり、０．３５μｍルール下では絶縁膜に
よる平坦化に支障を来したり、あるいは上下配線間や隣
接配線間における短絡の原因となる。

【００１４】このように、将来的には必須と目される反
射防止膜であるが、これを実用化する上では、下地の金
属膜におけるノジュール形成やヒロック形成を防止する
ための対策が不可欠である。そこで本発明は、このため
の効果的な対策となり得る配線形成方法を提供し、また
これにより信頼性の高い半導体装置を提供することを目
的とする。

【００１５】

【課題を解決するための手段】本発明の配線形成方法
は、上述の目的を達するために提案されるものであり、
偏析傾向を有する添加元素を含み、直上もしくは直下に
接して該添加元素を吸収し得る吸収金属膜が積層されて
なる金属膜を基板上に成膜する工程と、前記金属膜の上
層側に酸化シリコン、窒化シリコン、酸窒化シリコンか
ら選ばれる少なくとも１種類のシリコン化合物を主体と
する反射防止膜を成膜する工程とを有し、これらの工程
のいずれか、もしくはこれらの工程の終了後において前
記添加元素を前記吸収金属膜に吸収させるものである。

【００１６】上記のシリコン化合物を主体とする反射防
止膜は、一般に常圧ＣＶＤ法、ＬＰＣＶＤ法、プラズマ
ＣＶＤ法等の気相成長法により成膜することができる。
したがって、その組成は必ずしもＳｉＯ₂やＳｉ₃Ｎ₄
等のような化学量論組成にしたがっていなくても良く、
さらには成膜時の原料ガス組成や成膜条件により若干の
水素や水を含むものであっても良い。

【００１７】ここで、前記添加元素を前記吸収金属膜へ
吸収させる方法としては、（ａ）前記反射防止膜の成膜
温度を該吸収を生じ得る温度に設定する、（ｂ）前記反
射防止膜の成膜終了後に前記基板を該吸収を生じ得る温
度に加熱する、（ｃ）前記反射防止膜を複数の単位薄膜
より構成し、該単位薄膜の少なくとも１層は前記金属膜
の変形を防止可能な温度にて成膜し、これより後に成膜
される単位薄膜の少なくとも１層は、前記添加元素が前
記吸収金属膜へ吸収され得る成膜温度にて成膜する、
（ｄ）前記金属膜の成膜温度を該吸収を生じ得る温度に
設定する、あるいは（ｅ）前記金属膜の成膜終了後に前
記基板を該吸収を生じ得る温度に加熱する、の各方法が
適用可能である。

【００１８】すなわち、上記（ａ），（ｄ）の方法は初
めからノジュールを生成させない方法であり、（ｂ），
（ｃ），（ｅ）の方法は生成したノジュールを後から消
滅させる方法である。

【００１９】なお、上記（ｃ）の方法において、各単位
薄膜の構成材料は、酸化シリコン、窒化シリコン、酸窒
化シリコンのいずれかであれば、互いに同じでも異なっ
ていても構わない。ただし、反射防止条件を達成するた
めの膜厚設計を容易とする観点からは、各単位薄膜の光
学定数を一致させておく方が好ましい。また、上記
（ｅ）の方法において、前記基板の加熱はファーネス・
アニールやラピッド・サーマル・アニール（ＲＴＡ）等
の手段により行うことができる。

【００２０】また、前記金属膜の上層側であって、かつ
前記反射防止膜の下層側には、該金属膜の変形を防止す
るための変形防止膜が成膜されていても良い。上記変形
とは、典型的にはＡｌ系材料膜にしばしばみられるヒロ
ックである。したがって、変形防止膜としては変形を抑
制するに足る機械的強度を有する材料膜を形成すること
が必要である。

【００２１】なお、上記変形防止膜は必ずしも金属膜の
直上に接して形成されていなくても良い。たとえば、金
属膜の直上に接して吸収金属膜が成膜されている場合に
は、この吸収金属膜の上に変形防止膜を成膜すれば良
い。

【００２２】ところで、本発明に用いられる金属膜とし
ては、その膜中において添加元素が偏析傾向を示すもの
であれば、半導体装置の製造分野において実用段階ある
いは研究段階にあるあらゆる金属膜が適用可能である
が、最も典型的にはシリコンを含有するＡｌ系材料膜を
挙げることができる。かかるＡｌ系材料膜としては、Ａ
ｌ−１％Ｓｉ膜、Ａｌ−１％Ｓｉ−０．５％Ｃｕ合金等
が代表的である。

【００２３】またこの場合、吸収金属膜はＳｉを容易に
吸収し得る金属で構成されることが必要である。かかる
金属としては、Ｔｉ，Ｖ，Ｃｏ，Ｎｉ，Ｃｕ，Ｗ，Ａｕ
等を例示することができる。ただし、オーミック・コン
タクト膜や積層型バリヤメタルの構成単位膜としての実
績、あるいは既存プロセスとの整合性を考慮すると、Ｔ
ｉを主体とするＴｉ系材料膜を用いることが特に好適で
ある。ＳｉとＴｉは、おおよそ４００℃以上の温度領域
において合金化を起こす。

【００２４】さらに、この場合の変形防止膜としては、
窒化チタン系材料膜または酸窒化シリコン系材料膜が特
に好適である。なお、これら両材料膜は反射防止膜とし
ても機能するため、本発明で形成されるシリコン化合物
によるメインの反射防止膜の機能が多重干渉効果により
阻害されることの無いよう、各膜の光学定数や膜厚を最
適化しておくことが特に望ましい。

【００２５】一方、本発明の半導体装置は、偏析傾向を
有する添加元素を含む金属膜と、該添加元素を吸収し得
る吸収金属膜とが、これら両膜の界面反応層を介して相
互に積層されてなるものである。この金属膜の代表例は
Ｓｉを含有するＡｌ系材料膜であり、また吸収金属膜と
して特に有用なものはＴｉ系材料膜である。この金属膜
の上層側には、該金属膜の変形を防止するための変形防
止膜が積層されていても良い。この変形防止膜として
は、窒化チタン系材料膜もしくは酸窒化チタン系材料膜
の少なくとも一方を効果的に用いることができる。

【００２６】本発明の半導体装置は、最も簡便には上述
の本発明の配線形成方法を適用して作製することができ
る。

【００２７】

【作用】本発明の配線形成方法では、偏析傾向を有する
添加元素を含む金属膜の上に、成膜時に基板の加熱を要
する反射防止膜を成膜する際に、該金属膜に接して吸収
金属膜を積層しておき、該金属膜および該反射防止膜の
成膜中もしくは成膜後において添加元素を該吸収金属膜
へ吸収させるため、最終的には金属膜中に添加元素のノ
ジュールが残存することがない。さらに、上記反射防止
膜を多層膜化し、その１層に変形防止膜としての機能を
持たせた場合、あるいは反射防止膜とは別に変形防止膜
を設けた場合には、上記金属膜の変形防止を図ることが
できる。この方法は、特にＡｌ系材料膜のための有効な
ヒロック防止策となる。

【００２８】また、本発明の半導体装置は、金属膜と吸
収金属膜とが界面反応層を介して相互に積層されること
により、ノジュール生成を回避した構成とされている。
さらに、変形防止膜が上記金属膜の上層側に積層される
ことにより、ヒロック等の変形も未然に防止されてい
る。したがって、本発明の半導体装置は、エレクトロマ
イグレーション耐性の劣化、コンタクト不良、配線間の
短絡、あるいは配線パターンへのボイドやノッチの発生
等の不良を生じず、極めて信頼性の高いものとなる。

【００２９】

【実施例】以下、本発明の具体的な実施例について説明
する。

【００３０】実施例１本実施例は、Ａｌ−１％Ｓｉ膜の下地に吸収金属膜とし
てＴｉ膜を設け、Ｓｉを該Ｔｉ膜へ吸収させ得る温度で
該Ａｌ−１％Ｓｉ膜上にＳｉＯＮ反射防止膜を成膜した
例である。このプロセスを、図１および図２を参照しな
がら説明する。まず、図１に示されるように、ＳｉＯ_x
層間絶縁膜１上に膜厚約３０ｎｍのＴｉ膜２、および膜
厚約５００ｎｍのＡｌ−１％Ｓｉ膜３をマグネトロン・
スパッタリング装置を用いて順次成膜した。成膜条件の
一例を以下に示す。

【００３１】〔Ｔｉ膜２の成膜条件〕Ａｒ流量１００ＳＣＣＭガス圧０．４７ＰａＤＣパワー４ｋＷ（１３．５６ＭＨ
ｚ）成膜温度１５０ ℃ 〔Ａｌ−１％Ｓｉ膜３の成膜条件〕Ａｒ流量４０ＳＣＣＭガス圧０．４７ＰａＤＣパワー２２．５ｋＷ（１３．５６ＭＨ
ｚ）成膜温度１５０ ℃ この段階では、Ａｌ−１％Ｓｉ膜３中にＳｉノジュール
は生成していない。

【００３２】続いて、平行平板型プラズマＣＶＤ装置を
用いてたとえば下記の条件でプラズマＣＶＤを行い、図
２に示されるようなＳｉＯＮ反射防止膜４をＡｌ−１％
Ｓｉ膜３上に成膜した。ＳｉＨ₄流量５０ＳＣＣＭＮ₂Ｏ流量５０ＳＣＣＭガス圧３３２．５ＰａＲＦパワー１９０Ｗ（１３．５６ＭＨ
ｚ）成膜温度４５０ ℃ 電極間距離１ｃｍこの工程では、上記の加熱条件下でＡｌ−１％Ｓｉ膜３
中のＳｉがＴｉ膜２へ吸収されるため、ＳｉＯＮ反射防
止膜４の成長と並行してＴｉ膜２がＡｌＳｉＴｉ三元合
金を主体とする界面反応層５に変化した。したがって、
従来のようにＡｌ−１％Ｓｉ膜３中にＳｉノジュールが
生成することはなかった。

【００３３】この後は、常法にしたがいＫｒＦエキシマ
・レーザ・リソグラフィとドライエッチングにより上記
Ａｌ−１％Ｓｉ膜３をパターニングすれば良い。上記リ
ソグラフィにおいては、ＳｉＯＮ反射防止膜による定在
波抑制効果とハレーション抑制効果が得られ、高解像度
をもって良好な形状のレジスト・マスクを形成すること
ができる。当然、この後に行われるドライエッチングに
おける加工精度も向上させることができる。

【００３４】実施例２本実施例では、実施例１で上述した配線形成方法を経て
作製された半導体装置について、図３を参照しながら説
明する。図３は、実施例１で成膜されたＳｉＯＮ反射防
止膜４、Ａｌ−１％Ｓｉ膜３、界面反応層５をＢＣｌ₃
／Ｃｌ₂混合ガス等の塩素系ガスとレジスト・マスクを
用いてドライエッチングして形成された、本半導体装置
の配線部の構造を示している。

【００３５】ここで、界面反応層５の組成は全体として
みるとＡｌＳｉＴｉ三元合金が主体となっているが、詳
細にみると一例として図示されるような３層構造をとっ
ている。すなわち、下層側から順にＴｉ膜５ａ、ＡｌＴ
ｉ合金膜５ｂ、ＴｉＳｉ合金膜５ｃである。

【００３６】かかる３層構造は、まずＴｉ膜２の表層部
がＡｌ−１％Ｓｉ膜３中のＡｌと反応してＡｌＴｉ合金
膜５ｂが形成され、さらにこのＡｌＴｉ合金膜５ｂの表
層部においてＴｉによるＳｉの取り込みが生じ、ＴｉＳ
ｉ合金膜５ｃが形成されるというメカニズムで達成され
る。ただし、この構造は元々のＴｉ膜２の膜厚や温度等
の条件に依存して変化し、たとえばＴｉ膜２ａが残らな
い場合や、あるいは混晶化によりＡｌＴｉ合金膜５ｂと
ＴｉＳｉ合金膜５ｃとの間に明瞭な界面が現れない場合
もある。

【００３７】このように構成された配線構造を有する半
導体装置においては、Ａｌ−１％Ｓｉ膜３中にＳｉノジ
ュールが発生していないため、エレクトロマイグレーシ
ョン耐性の劣化、コンタクト不良、配線間の短絡、ある
いは配線パターンへのボイドやノッチの発生等の不良が
すべて防止され、信頼性の高いものとなった。当然のこ
とながら、製造歩留りも大幅に改善される。

【００３８】実施例３本実施例では、Ａｌ−１％Ｓｉ膜３上へのＳｉＯＮ反射
防止膜４の成膜時におけるヒロック成長を防止するた
め、上記Ａｌ−１％Ｓｉ膜３上にさらに変形防止膜とし
てＴｉＮ膜を成膜した。このプロセスを、図４および図
５を参照しながら説明する。

【００３９】図４は、前出の図１に示されるＡｌ−１％
Ｓｉ膜３の上に、さらに変形防止膜として膜厚約３０ｎ
ｍのＴｉＮ膜６が反応性スパッタリングにより積層され
た状態を示している。ＴｉＮ膜６の成膜条件の一例を以
下に示す。Ａｒ流量４０ＳＣＣＭＮ₂流量７０ＳＣＣＭガス圧０．４７ＰａＤＣパワー５ｋＷ（１３．５６ＭＨ
ｚ）成膜温度１５０ ℃ この段階では、Ａｌ−１％Ｓｉ膜３中にＳｉノジュール
は生成していない。

【００４０】なお、ここでは上記ガス系に酸素系ガスを
添加し、上記ＴｉＮ膜６に替えてＴｉＯＮ膜を変形防止
膜として成膜することもできる。

【００４１】続いて、図５に示されるように、上記Ｔｉ
Ｎ膜６上へ実施例１と同様の条件にてＳｉＯＮ反射防止
膜４を成膜した。この工程では、ＳｉＯＮ反射防止膜４
の成長と並行してＴｉ膜２がＡｌＳｉＴｉ三元合金を主
体とする界面反応層５に変化した。また、このときＡｌ
−１％Ｓｉ膜３も４５０℃付近に加熱されるが、その表
面を硬いＴｉＮ膜６により被覆されているために、ヒロ
ックを生成することはなかった。

【００４２】実施例４本実施例では、実施例３で上述した配線形成方法を経て
作製された半導体装置について説明する。本実施例にか
かる半導体装置は、図面による説明は省略するが、前出
の図４に示したＳｉＯＮ反射防止膜４、ＴｉＮ膜６、Ａ
ｌ−１％Ｓｉ膜３および界面反応層５をパターニングす
ることにより、その配線部が形成されてなるものであ
る。

【００４３】この半導体装置においては、実施例２で上
述したようなノジュール形成の防止効果に加え、ヒロッ
クの成長も抑制されている。このため、層間絶縁膜やパ
ッシベーション膜（いずれも図示せず。）による被覆性
が改善され、絶縁耐圧の劣化や表面段差の増大が防止さ
れた、信頼性の高い半導体装置を得ることができた。

【００４４】実施例５本実施例では、Ａｌ−１％Ｓｉ膜３上に吸収金属膜と変
形防止膜の双方の機能を兼ねたＴｉ膜２を成膜した。こ
のプロセスを、図６および図７を参照しながら説明す
る。まず、図６に示されるように、ＳｉＯ_x層間絶縁膜
１上に膜厚約５００ｎｍのＡｌ−１％Ｓｉ膜３、および
膜厚約３０ｎｍのＴｉ膜２を順次成膜した。成膜条件は
実施例１で上述したとおりであり、成膜温度１５０℃で
ある。この段階では、Ａｌ−１％Ｓｉ膜３中にＳｉノジ
ュールは成長していない。

【００４５】次に、上記Ｔｉ膜２上へさらにＳｉＯＮ反
射防止膜４を成膜した。成膜条件は実施例１で上述した
とおりであり、成膜温度は４００〜４５０℃である。こ
の段階では、図７に示されるように、Ｔｉ膜２がＳｉを
吸収して界面反応層５に変化すると同時に、物理的にヒ
ロックを抑制する役割を果たした。本実施例ではこのよ
うに、Ａｌ−１％Ｓｉ膜３の上にＴｉ膜２を一層設ける
だけで、ノジュールとヒロックの双方を効果的に抑制す
ることができた。

【００４６】実施例６本実施例では、ヒロック抑制効果を一層強化するため
に、実施例５のＴｉ膜２上にさらにＴｉＮ膜６を設け
た。このプロセスを、図８および図９を参照しながら説
明する。本実施例では、前出の図６に示されるようにＳ
ｉＯ_x層間絶縁膜１上にＡｌ−１％Ｓｉ膜３とＴｉ膜２
とをこの順に積層した後、図８に示されるように、さら
にＴｉＮ膜６を成膜した。ＴｉＮ膜６の成膜条件は、実
施例３で上述したとおりであり、成膜温度は１５０℃で
ある。この段階では、Ａｌ−１％Ｓｉ膜３中にＳｉノジ
ュールは成長していない。

【００４７】次に、ＳｉＯＮ反射防止膜４を成膜温度４
００〜４５０℃にて上記ＴｉＮ膜６上へ成膜した。この
段階では、図９に示されるように、Ｔｉ膜２がＳｉを吸
収して界面反応層５に変化すると同時に、この界面反応
層５とＴｉＮ膜６とにより強力なヒロック抑制効果が現
れ、ヒロックをほぼ完全に抑制することができた。

【００４８】実施例７本実施例では、ＳｉＯＮ反射防止膜を通常の温度条件下
で成膜した後、ウェハの熱処理を行い、Ａｌ−１％Ｓｉ
膜３中に析出したＳｉノジュールを下地のＴｉ膜２へ吸
収させた。このプロセスを、図１０および図１１を参照
しながら説明する。

【００４９】本実施例では、前出の図１に示されるよう
にＳｉＯ_x層間絶縁膜１上にＴｉ膜２とＡｌ−１％Ｓｉ
膜３とをこの順に積層した後、図１０に示されるよう
に、さらにＳｉＯＮ反射防止膜４を成膜した。このＳｉ
ＯＮ反射防止膜４の成膜条件は、成膜温度を３５０℃に
下げた他は、実施例１で上述した条件と同じである。た
だし、この温度ではＴｉ膜２とＡｌ−１％Ｓｉ膜３との
界面に反応層としてＡｌＴｉ層（図示せず。）が形成さ
れるものの、ここにＳｉが吸収されるには至らず、図示
されるようにＡｌ−１％Ｓｉ膜３中にＳｉノジュール７
が析出した。

【００５０】そこで、上記ＳｉＯＮ反射防止膜４を成膜
後、同じプラズマ・チャンバ内においてウェハを４５０
℃まで加熱し、そのまま１分間保持した。この結果、図
１１に示されるように、Ｓｉノジュール７を下地のＴｉ
膜２へ吸収させる形で消滅させることができた。このと
きＴｉ膜２は、ＡｌＳｉＴｉ三元合金を主体とする界面
反応層５に変化した。

【００５１】実施例８本実施例では、反射防止膜を２層構成とし、１層め反射
防止膜をヒロック防止が可能な低温条件下で成膜し、２
層め反射膜防止膜をＳｉノジュール消滅が可能な高温条
件下で成膜した。このプロセスを、図１２および図１３
を参照しながら説明する。

【００５２】本実施例では、前出の図１に示されるよう
にＳｉＯ_x層間絶縁膜１上にＴｉ膜２を成膜温度１５０
℃にて、またＡｌ−１％Ｓｉ膜３を成膜温度３００℃に
て順次積層した後、図１１に示されるように、ＳｉＯ_x
からなる１層め反射防止膜８を成膜した。この時の成膜
条件の一例を以下に示す。ＳｉＨ₄流量５０ＳＣＣＭＮ₂Ｏ流量５０ＳＣＣＭガス圧３３２．５ＰａＲＦパワー１９０Ｗ（１３．５６ＭＨ
ｚ）成膜温度２８０ ℃ 電極間距離１ｃｍ

【００５３】上記のガス組成はＳｉＯＮ反射防止膜の成
膜時と同じであるが、成膜温度が低いためにここではＳ
ｉＯ_x膜が堆積する。また、上記成膜温度がＡｌ−１％
Ｓｉ膜３の成膜温度よりも低く設定されているためにヒ
ロックは抑制されたが、該Ａｌ−１％Ｓｉ膜３中にＳｉ
ノジュール７が析出した。次に、成膜温度を４５０℃に
上昇させて引き続きプラズマＣＶＤを行ったところ、図
１３に示されるようにＳｉＯＮからなる２層め反射防止
膜９が成膜されると同時に、Ｔｉ膜２がＳｉノジュール
７を吸収して界面反応層５に変化した。

【００５４】本実施例では変形防止膜としてＴｉＮ等の
他の材料膜を使用することなく、反射防止膜の成膜条件
を工夫するのみでヒロック抑制とＳｉノジュール抑制の
双方を達成することができる。したがって、製造工程数
の削減が可能となり、スループットや経済性の向上を図
ることができた。

【００５５】実施例９本実施例では、上述の実施例８における１層め反射防止
膜８を、Ｈ₂Ｏ−ＴＥＯＳプラズマＣＶＤ法により成膜
した。成膜条件の一例を以下に示す。Ｈ₂Ｏ流量５０ＳＣＣＭＴＥＯＳ流量５００ＳＣＣＭガス圧１１９０ＰａＲＦパワー３００Ｗ（１３．５６ＭＨ
ｚ）成膜温度１００ ℃ 電極間距離１ｃｍ本実施例では、１層め反射防止膜８として段差被覆性に
極めて優れるＳｉＯ_x膜を、実施例８よりもさらに低温
で形成しているため、ヒロックの成長をほぼ完全に抑制
することができた。以降の２層め反射防止膜９の成膜お
よびＳｉノジュールの消滅については、実施例８で上述
したとおりである。

【００５６】実施例１０本実施例では、上述の実施例８における２層め反射防止
膜９を、ＴＥＯＳプラズマＣＶＤ法により成膜した。１
層め反射防止膜８の成膜条件は、実施例８で上述したと
おりである。２層め反射防止膜９の成膜条件の一例を以
下に示す。

【００５７】ＴＥＯＳ流量５０ＳＣＣＭガス圧３３２．５ＰａＲＦパワー１９０Ｗ（１３．５６ＭＨ
ｚ）成膜温度４００ ℃ 電極間距離１ｃｍ本実施例では、２層め反射防止膜８として段差被覆性に
優れるＳｉＯ_x膜を形成すると共に、この時の加熱によ
りＳｉノジュール７を消滅させることができた。

【００５８】実施例１１本実施例は、Ａｌ−１％Ｓｉ膜の成膜温度を高く設定す
ることにより、成膜と同時に下地のＴｉ膜へＳｉを吸収
させ、しかる後にＳｉＯＮ反射防止膜を成膜した例であ
る。このプロセスを、図１４ないし図１６を参照しなが
ら説明する。まず、図１４に示されるように、ＳｉＯ_x
層間絶縁膜１上に膜厚約３０ｎｍのＴｉ膜２を成膜し
た。この成膜条件は、実施例１で上述したとおりであ
る。

【００５９】次に、一例として下記の条件で高温スパッ
タリングを行い、図１５に示されるように、上記Ｔｉ膜
２上にＡｌ−１％Ｓｉ膜３を成膜した。Ａｒ流量１００ＳＣＣＭガス圧０．４ＰａＤＣパワー１０ｋＷ（１３．５６ＭＨ
ｚ）成膜温度４００ ℃ 電極間距離１ｃｍこの工程では、ウェハが４００℃に加熱されているため
に、Ａｌ−１％Ｓｉ膜３の堆積に伴ってＳｉが下地のＴ
ｉ膜２に吸収され、決してＳｉノジュールが成長するこ
とはなかった。このとき、Ｔｉ膜２は界面反応層５に変
化した。

【００６０】この後、図１６に示されるように、Ａｌ−
１％Ｓｉ膜３上へＳｉＯＮ反射防止膜４を成膜した。こ
のときの成膜条件は、成膜温度を３６０℃とした他は実
施例１と同じである。３６０℃近傍は、本来Ｓｉノジュ
ールが最も大きく成長し易い温度域であるが、本実施例
ではＡｌ−１％Ｓｉ膜３の成膜時に既にＳｉが下地に吸
収されているため、新たにＳｉノジュールが生成するこ
とはなかった。

【００６１】実施例１２本実施例では、Ａｌ−１％Ｓｉ膜の成膜中において、３
層構造のＴｉ系バリヤメタルの最上層を構成するＴｉ膜
にＳｉを吸収させ、しかる後にＳｉＯＮ反射防止膜を成
膜した。このプロセスを、図１７ないし図１９を参照し
ながら説明する。

【００６２】まず、図１７に示されるように、ＳｉＯ_x
層間絶縁膜１上に膜厚約３０ｎｍのＴｉ膜２ａ、膜厚約
７０ｎｍのＴｉＮ膜６、膜厚約３０ｎｍのＴｉ膜２ｂを
順次成膜した。これらの成膜条件は、実施例３で上述し
たとおりである。ここで、下層側のＴｉ膜２ａはオーミ
ック・コンタクト膜、ＴｉＮ膜６は実質的なバリヤ性を
発揮する膜、上層側のＴｉ膜２ｂはＡｌ−１％Ｓｉ膜３
との反応性を向上させるための膜として機能し、三者が
共同でコンタクト性能に優れるバリヤメタルとして機能
するものである。なお、上記ＴｉＮ膜６の替わりにＴｉ
Ｗ膜を用いても良い。

【００６３】次に、図１８に示されるように、上記の３
層膜上にＡｌ−１％Ｓｉ膜３を実施例１１と同じく４０
０℃にて成膜した。この工程では、上層側のＴｉ膜２ｂ
がＳｉを吸収して界面反応層５に変化することにより、
Ｓｉノジュールの析出が防止された。さらに、図１９に
示されるように、上記Ａｌ−１％Ｓｉ膜３上へＳｉＯＮ
反射防止膜４を３６０℃にて成膜した。ここでは、Ａｌ
−１％Ｓｉ膜３中のＳｉが下地にある程度吸収されてい
るため、新たにＳｉノジュールが生成することはなかっ
た。

【００６４】実施例１３本実施例では、実施例１２と同じ３層構造のバリヤメタ
ル上にＡｌ−１％Ｓｉ膜を低温成膜し、しかる後に熱処
理（アニール）を行うことにより、Ｓｉノジュールを下
地のＴｉ膜２ｂへ吸収させた。このプロセスを、図２０
ないし図２２を参照しながら説明する。

【００６５】まず、前出の図１７に示した３層バリヤメ
タルが形成されたウェハ上に、図２０に示されるように
Ａｌ−１％Ｓｉ膜３を基板加熱を行わずに成膜した。こ
のとき、Ａｌ−１％Ｓｉ膜３中にはＳｉノジュール７が
析出した。

【００６６】次に、このウェハに対してファーネス・ア
ニールを行った。このアニールは、Ａｌ−１％Ｓｉ膜の
成膜に用いたガス中で４００℃以上、３０分間の条件で
行った。この結果、図２１に示されるように、上層側の
Ｔｉ膜２ｂがＳｉを吸収して界面反応層５に変化し、Ｓ
ｉノジュール７が消滅した。なお、このアニールはハロ
ゲン・ランプを用いたラピッド・サーマル・アニールで
行うこともでき、この場合の条件はたとえば５リットル
／分のＡｒ流量下で４００℃以上、６０秒とすることが
できる。

【００６７】さらに、これら３層バリヤメタルの成膜、
Ａｌ−１％Ｓｉ膜３の成膜、およびアニールに至る一連
の工程を、各工程用のプロセス・チャンバが全て高真空
搬送路により接続されたマルチ・チャンバ型の装置を用
いてウェハを大気開放することなく行えば、Ａｌ−１％
Ｓｉ膜３の熱履歴の管理が容易となり、スループットも
向上する。

【００６８】以上、本発明を１３例の実施例にもとづい
て説明したが、本発明はこれらの実施例に何ら限定され
るものではなく、サンプル・ウェハの構成、スパッタリ
ング条件、プラズマＣＶＤ条件の細目が本発明の趣旨を
逸脱しない範囲内で適宜変更可能であることは、言うま
でもない。

【００６９】

【発明の効果】以上の説明からも明らかなように、本発
明によれば成膜時にウェハ加熱を要する反射防止膜を用
いる場合にも、配線膜の被覆性、コンタクト性能、スル
ープットを何ら損なうことなく、該配線膜におけるノジ
ュール形成やヒロック成長の問題を解消することができ
る。これにより、配線膜の性能劣化が防止され、しかも
その微細加工は上記反射防止膜を用いた高精度のフォト
リソグラフィにより支援されるようになる。

【００７０】したがって本発明は、配線形成における高
信頼化を通じて、半導体装置の高性能化、高集積化に大
きく貢献するものである。

【図面の簡単な説明】

【図１】本発明をＡｌ系配線の形成に適用したプロセス
例において、ＳｉＯ_x層間絶縁膜上にＴｉ膜を介してＡ
ｌ−１％Ｓｉ膜を成膜した状態を示す模式的断面図であ
る。

【図２】図１のＡｌ−１％Ｓｉ膜上にＳｉＯＮ反射防止
膜を成膜する際に、Ｔｉ膜が界面反応層に変化した状態
を示す模式的断面図である。

【図３】上記プロセスにより製造される半導体装置の配
線部の詳細な構成を示す模式的断面図である。

【図４】本発明を適用した他のプロセス例において、Ａ
ｌ−１％Ｓｉ膜上にヒロック抑制用のＴｉＮ膜を成膜し
た状態を示す模式的断面図である。

【図５】図４のＴｉＮ膜上にＳｉＯＮ反射防止膜を成膜
する際に、Ｔｉ膜が界面反応層に変化した状態を示す模
式的断面図である。

【図６】本発明を適用した他のプロセス例において、Ａ
ｌ−１％Ｓｉ膜上にＴｉ膜を成膜した状態を示す模式的
断面図である。

【図７】図６のＴｉ膜上にＳｉＯＮ反射防止膜を成膜す
る際に、該Ｔｉ膜が界面反応層に変化した状態を示す模
式的断面図である。

【図８】本発明を適用した他のプロセス例において、Ａ
ｌ−１％Ｓｉ膜上にＴｉ膜、およびヒロック抑制用のＴ
ｉＮ膜を成膜した状態を示す模式的断面図である。

【図９】図８のＴｉＮ膜上にＳｉＯＮ反射防止膜を成膜
する際に、Ｔｉ膜が界面反応層に変化した状態を示す模
式的断面図である。

【図１０】本発明を適用した他のプロセス例において、
ＳｉＯＮ反射防止膜の成膜時にＡｌ−１％Ｓｉ膜中にＳ
ｉノジュールが生成した状態を示す模式的断面図であ
る。

【図１１】図１０のウェハをアニールしてＳｉノジュー
ルをＴｉ膜へ吸収させた状態を示す模式的断面図であ
る。

【図１２】本発明を適用した他のプロセス例において、
１層め反射防止膜の成膜時にＡｌ−１％Ｓｉ膜中にＳｉ
ノジュールが生成した状態を示す模式的断面図である。

【図１３】図１２の１層め反射防止膜上における２層め
反射防止膜の成膜時にＳｉノジュールをＴｉ膜へ吸収さ
せた状態を示す模式的断面図である。

【図１４】本発明を適用した他のプロセス例において、
ＳｉＯ_x層間絶縁膜上にＴｉ膜を成膜した状態を示す模
式的断面図である。

【図１５】図１４のＴｉ膜上にＡｌ−１％Ｓｉ膜を成膜
すると同時にＳｉをＴｉ膜へ吸収させた状態を示す模式
的断面図である。

【図１６】図１５のＡｌ−１％Ｓｉ膜上にＳｉＯＮ反射
防止膜を成膜した状態を示す模式的断面図である。

【図１７】本発明を適用した他のプロセス例において、
ＳｉＯ_x層間絶縁膜上にＴｉ／ＴｉＮ／Ｔｉの３層構造
のバリヤメタルを成膜した状態を示す模式的断面図であ
る。

【図１８】図１７のバリヤメタル上にＡｌ−１％Ｓｉ膜
を成膜すると同時にＳｉを最上層のＴｉ膜へ吸収させた
状態を示す模式的断面図である。

【図１９】図１８のＡｌ−１％Ｓｉ膜上にＳｉＯＮ反射
防止膜を成膜した状態を示す模式的断面図である。

【図２０】本発明を適用した他のプロセス例において、
ＳｉＯ_x層間絶縁膜上に形成されたＴｉ／ＴｉＮ／Ｔｉ
の３層バリヤメタル上にＡｌ−１％Ｓｉ膜を低温成膜
し、該Ａｌ−１％Ｓｉ膜中にＳｉノジュールが生成した
状態を示す模式的断面図である。

【図２１】図２０のウェハをアニールしてＳｉノジュー
ルをＴｉ膜へ吸収させた状態を示す模式的断面図であ
る。

【図２２】図２１のＡｌ−１％Ｓｉ膜上にＳｉＯＮ反射
防止膜を成膜した状態を示す模式的断面図である。

【図２３】従来のＡｌ系配線の形成プロセスにおいて、
ＳｉＯ_x層間絶縁膜上にＡｌ−１％Ｓｉ膜を成膜した状
態を示す模式的断面図である。

【図２４】図２３のＡｌ−１％Ｓｉ膜の上にＳｉＯＮ反
射防止膜を成膜する際に粒状のＳｉノジュールが形成さ
れた状態を示す模式的断面図である。

【図２５】図２４のＡｌ−１％Ｓｉ膜をパターニング
し、Ａｌ系配線パターン中にＳｉノジュールが包含され
た状態を示す模式的断面図である。

【図２６】図２３のＡｌ−１％Ｓｉ膜の上にＳｉＯＮ反
射防止膜を成膜する際に、層状のＳｉノジュール層が形
成された状態を示す模式的断面図である。

【図２７】図２６のＡｌ−１％Ｓｉ膜がエッチングさ
れ、Ｓｉノジュール層が露出した状態を示す模式的断面
図である。

【図２８】図２７のＡｌ−１％Ｓｉ膜に、オーバーエッ
チング時にノッチが生じた状態を示す模式的断面図であ
る。

【図２９】従来のＡｌ系配線の形成プロセスにおいて、
ＳｉＯ_x層間絶縁膜上にバリヤメタルを介して積層され
たＡｌ−１％Ｓｉ膜上にＳｉＯＮ反射防止膜を成膜した
際に、Ｓｉノジュールが形成された状態を示す模式的断
面図である。

【図３０】図２９のＡｌ−１％Ｓｉ膜のエッチング終了
後、Ｓｉノジュールにマスクされたバリヤメタルが残存
し、隣接するＡｌ系配線パターン同士が短絡した状態を
示す模式的断面図である。

【図３１】従来のコンタクト・ホール形成プロセスにお
いて、Ａｌ−１％Ｓｉ膜上にＳｉＯ_x層間絶縁膜を積層
した状態を示す模式的断面図である。

【図３２】図３１のＡｌ−１％Ｓｉ膜上にＳｉＯＮ反射
防止膜を形成する際に、粒状のＳｉノジュールが形成さ
れた状態を示す模式的断面図である。

【図３３】図３２のＳｉＯ_x層間絶縁膜にコンタクト・
ホールを開口し、開口底においてボイドが発生した状態
を示す模式的断面図である。

【図３４】従来のノジュール防止策において、ＳｉＯ_x
層間絶縁膜上にＴｉ膜を成膜した状態を示す模式的断面
図である。

【図３５】図３４のＴｉ膜上にＡｌ−１％Ｓｉ膜を成膜
する際に、Ａｌ−Ｓｉ−Ｔｉ三元合金膜が形成された状
態を示す模式的断面図である。

【図３６】図３５のＡｌ−１％Ｓｉ膜上にＳｉＯＮ反射
防止膜を成膜した後、Ａｌ−１％Ｓｉ膜にヒロックが発
生した状態を示す模式的断面図である。

【符号の説明】

２，２ａ，２ｂ，５ａＴｉ膜３，Ａｌ−１％Ｓｉ膜４，ＳｉＯＮ反射防止膜５，界面反応層５ｂ，ＡｌＴｉ合金膜５ｃ，ＴｉＳｉ合金膜６，ＴｉＮ膜７，Ｓｉノジュール８，１層め反射防止膜９，２層め反射防止膜

Claims

【特許請求の範囲】

【請求項１】偏析傾向を有する添加元素を含み、直上
もしくは直下に接して該添加元素を吸収し得る吸収金属
膜が積層されてなる金属膜を基板上に成膜する工程と、前記金属膜の上層側に酸化シリコン、窒化シリコン、酸
窒化シリコンから選ばれる少なくとも１種類のシリコン
化合物を主体とする反射防止膜を成膜する工程とを有
し、これらの工程のいずれか、もしくはこれらの工程のいず
れか終了後において前記添加元素を前記吸収金属膜に吸
収させることを特徴とする配線形成方法。
【請求項２】前記添加元素の前記吸収金属膜への吸収
は、前記反射防止膜の成膜温度を該吸収を生じ得る温度
に設定することにより進行させることを特徴とする請求
項１記載の配線形成方法。
【請求項３】前記添加元素の前記吸収金属膜への吸収
は、前記反射防止膜の成膜終了後に前記基板を該吸収を
生じ得る温度に加熱することにより進行させることを特
徴とする請求項１記載の配線形成方法。
【請求項４】前記反射防止膜を複数の単位薄膜より構
成し、該単位薄膜の少なくとも１層は前記金属膜の変形
を防止可能な温度にて成膜し、これより後に成膜される
単位薄膜の少なくとも１層は、前記添加元素が前記吸収
金属膜へ吸収され得る成膜温度にて成膜することを特徴
とする請求項１記載の配線形成方法。
【請求項５】前記添加元素の前記吸収金属膜への吸収
は、前記金属膜の成膜温度を該吸収を生じ得る温度に設
定することにより進行させることを特徴とする請求項１
記載の配線形成方法。
【請求項６】前記添加元素の前記吸収金属膜への吸収
は、前記金属膜の成膜終了後に前記基板を該吸収を生じ
得る温度に加熱することにより進行させることを特徴と
する請求項１記載の配線形成方法。
【請求項７】前記金属膜の上層側かつ前記反射防止膜
の下層側に該金属膜の変形を防止するための変形防止膜
を成膜する工程が含まれることを特徴とする請求項１な
いし請求項６のいずれか１項に記載の配線形成方法。
【請求項８】前記金属膜をシリコンを含有するアルミ
ニウム系材料膜にて構成することを特徴とする請求項１
ないし請求項７のいずれか１項に記載の配線形成方法。
【請求項９】前記吸収金属膜をチタン系材料膜にて構
成することを特徴とする請求項１ないし請求項８のいず
れか１項に記載の配線形成方法。
【請求項１０】前記変形防止膜を窒化チタン系材料膜
もしくは酸窒化チタン系材料膜の少なくとも一方にて構
成することを特徴とする請求項７ないし請求項９のいず
れか１項に記載の配線形成方法。
【請求項１１】偏析傾向を有する添加元素を含む金属
膜と、該添加元素を吸収し得る吸収金属膜とが、これら
両膜の界面反応層を介して相互に積層されてなる半導体
装置。
【請求項１２】前記金属膜の上層側に該金属膜の変形
を防止するための変形防止膜が積層されてなる請求項１
１記載の半導体装置。
【請求項１３】前記金属膜がシリコンを含有するアル
ミニウム系材料膜であることを特徴とする請求項１１ま
たは請求項１２に記載の半導体装置。
【請求項１４】前記吸収金属膜がチタン系材料膜であ
ることを特徴とする請求項１１ないし請求項１３のいず
れか１項に記載の半導体装置。
【請求項１５】前記変形防止膜が窒化チタン系材料膜
もしくは酸窒化チタン膜の少なくとも一方であることを
特徴とする請求項１１ないし請求項１４のいずれか１項
に記載の半導体装置。