JPH01223750A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01223750A JPH01223750A JP5005888A JP5005888A JPH01223750A JP H01223750 A JPH01223750 A JP H01223750A JP 5005888 A JP5005888 A JP 5005888A JP 5005888 A JP5005888 A JP 5005888A JP H01223750 A JPH01223750 A JP H01223750A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- wiring
- nitride film
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 29
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 2
- 235000010210 aluminium Nutrition 0.000 abstract 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101150097381 Mtor gene Proteins 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に金属配線の構造に関す
る。
る。
従来、半導体装置に用いられる配線は、エレクトロマイ
グレーションを抑制するために、Ae配線中にCu等の
遷移金属を添加したものや、Al配線上にTiを積層し
たもの等が提案され実施されている。
グレーションを抑制するために、Ae配線中にCu等の
遷移金属を添加したものや、Al配線上にTiを積層し
たもの等が提案され実施されている。
上述した従来の半導体装置における金属配線は次に述べ
る欠点がある。すなわち、Cu添加AJ?配線は、CC
e4を主体とするりアクティブイオンエツチングではレ
ジストパターンどおりにエッチングンされず、特にCu
の残渣が残りやすい。
る欠点がある。すなわち、Cu添加AJ?配線は、CC
e4を主体とするりアクティブイオンエツチングではレ
ジストパターンどおりにエッチングンされず、特にCu
の残渣が残りやすい。
さらにアフターコロ−ジョンと呼ばれる配線の腐蝕が生
じることも知られている。またCu添加Ae膜の形成は
スパッタ法で行なうのが常であるが、スパッタ法で形成
された膜内のCuは不均一に分布するという欠点がある
。
じることも知られている。またCu添加Ae膜の形成は
スパッタ法で行なうのが常であるが、スパッタ法で形成
された膜内のCuは不均一に分布するという欠点がある
。
次にAI!配線上にTi膜を積層する構造のものでは、
後工程での熱処理によるヒロックを抑える効果はあるが
、例えば450℃のN2+H2の雰囲気中での熱処理で
もTi表面が酸化されたり、基板のシリコンを吸い出し
てアロイスパイクを起こすという欠点がある。
後工程での熱処理によるヒロックを抑える効果はあるが
、例えば450℃のN2+H2の雰囲気中での熱処理で
もTi表面が酸化されたり、基板のシリコンを吸い出し
てアロイスパイクを起こすという欠点がある。
本発明の目的は、上記欠点を除去し、ヒロックの発生が
なく、かつエレクトロマイグレーションに強い配線を有
する半導体装置を提供することにある。
なく、かつエレクトロマイグレーションに強い配線を有
する半導体装置を提供することにある。
本発明の半導体装置は、半導体基板上の絶縁膜上に形成
された配線を有する半導体装置であって、前記配線は、
アルミニウムを主成分とする下層膜と該下層膜表面に形
成された窒化アルミニウム膜とからなるものである。
された配線を有する半導体装置であって、前記配線は、
アルミニウムを主成分とする下層膜と該下層膜表面に形
成された窒化アルミニウム膜とからなるものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第1の実施例の断面図である。
第1図において、素子を形成したシリコン基板1上には
絶縁膜としてPSG膜2が形成されており、このPSG
膜2上2上、アルミニウム膜3とこのアルミニウム膜3
表面に形成された窒化アルミニウム膜4からなる2層構
造の配線10が形成されている。尚、第1図において5
はシリコン窒化膜、6は上層アルミニウム配線である。
絶縁膜としてPSG膜2が形成されており、このPSG
膜2上2上、アルミニウム膜3とこのアルミニウム膜3
表面に形成された窒化アルミニウム膜4からなる2層構
造の配線10が形成されている。尚、第1図において5
はシリコン窒化膜、6は上層アルミニウム配線である。
このように構成された第1の実施例においては、下層の
配線10はアルミニウム膜3と窒化アルミニウム膜4と
から構成されているために、アルミニウム)摸のヒロッ
クとエレクトロマイグレーションの発生を抑制できる。
配線10はアルミニウム膜3と窒化アルミニウム膜4と
から構成されているために、アルミニウム)摸のヒロッ
クとエレクトロマイグレーションの発生を抑制できる。
次に第3図を併用して第1の実施例の製造方法について
説明する。
説明する。
まず第3図(a)に示すように、素子を形成したシリコ
ン基板(素子は図示せず)1上に表面保護膜としてのP
SG膜2をCVD法により0.5μmの厚さに形成する
。
ン基板(素子は図示せず)1上に表面保護膜としてのP
SG膜2をCVD法により0.5μmの厚さに形成する
。
次に第3図(b)に示すように、DCマクネトロンによ
りパワー7kW、アルゴン圧力8mTorrで全面にア
ルミニウム膜3Aを1μmの厚さにスパッタ形成する。
りパワー7kW、アルゴン圧力8mTorrで全面にア
ルミニウム膜3Aを1μmの厚さにスパッタ形成する。
連続して窒素カスをアルゴンとほぼ同量にし、トータル
lQmTorr流入させパワー2 k Wて′同一のア
ルミニウムターゲットをスパッタして窒化アルミニウム
膜4を約0.1μmの厚さに形成する。
lQmTorr流入させパワー2 k Wて′同一のア
ルミニウムターゲットをスパッタして窒化アルミニウム
膜4を約0.1μmの厚さに形成する。
次に第3図(c)に示すように、通常のフォトリソグラ
フィにより、アルミニウム13A上にフォトレジスト膜
7を2μmの厚さに塗布し、露光によりフォトレジスト
膜7をパターニングする。
フィにより、アルミニウム13A上にフォトレジスト膜
7を2μmの厚さに塗布し、露光によりフォトレジスト
膜7をパターニングする。
ここで露光の光源としては、波長436nmの紫外線を
通常用いているので、従来は、レジスト下面からの反射
による定在波を防ぐためにアルミニウム膜表面に反射防
止膜を別途形成していたが、窒化アルミニウム膜4は反
射率が10%以下で、レジスト下面がらの反射を防止で
きるため、反射防止膜を兼ねることができる。このため
、容易にフォトレジスト膜をパターニングできる。
通常用いているので、従来は、レジスト下面からの反射
による定在波を防ぐためにアルミニウム膜表面に反射防
止膜を別途形成していたが、窒化アルミニウム膜4は反
射率が10%以下で、レジスト下面がらの反射を防止で
きるため、反射防止膜を兼ねることができる。このため
、容易にフォトレジスト膜をパターニングできる。
次にこの7オトレジスト膜7をマスクにCCe4ガスを
用い、パワー700W、圧力12Paのリアクティブイ
オンエツチングにより窒化アルミニウム膜4及びアルミ
ニウム1i3Aをパターニングし、配線10を形成する
。
用い、パワー700W、圧力12Paのリアクティブイ
オンエツチングにより窒化アルミニウム膜4及びアルミ
ニウム1i3Aをパターニングし、配線10を形成する
。
次に第1図に示したように、プラズマCVD法によりシ
リコン窒化膜5を、SiH4=150secm、NH3
=450sccm、N2 =450sccm導入し、3
00℃で0.35Torr。
リコン窒化膜5を、SiH4=150secm、NH3
=450sccm、N2 =450sccm導入し、3
00℃で0.35Torr。
0.27W/cm2のパワーで約1μmの厚さに形成し
、リアクティブイオンエツチングによりH2+CF4ガ
スを用いてシリコン窒化膜5を開孔し、同時に窒化アル
ミニウム膜4もエツチングした後、アルミニウム膜をD
Cマグネトロンスパッタ法により1μmの厚さに形成し
、パターニングして上層アルミニウム配線6を形成する
。必要なら窒化アルミニウム膜のエツチングにNMD−
3と呼ばれる現像液を用いても良い。
、リアクティブイオンエツチングによりH2+CF4ガ
スを用いてシリコン窒化膜5を開孔し、同時に窒化アル
ミニウム膜4もエツチングした後、アルミニウム膜をD
Cマグネトロンスパッタ法により1μmの厚さに形成し
、パターニングして上層アルミニウム配線6を形成する
。必要なら窒化アルミニウム膜のエツチングにNMD−
3と呼ばれる現像液を用いても良い。
第2図は本発明の第2の実施例の断面図である。
素子を形成したシリコン基板1上に表面保護膜としての
PSG膜2をCVD成長により形成する。次に、DCマ
グネトロンスパッターにより、パワー7kW5.アルゴ
ン圧力3mTorrでアルミニウム膜3を1μm形成し
、フォトリングラフィによりパターニングする。
PSG膜2をCVD成長により形成する。次に、DCマ
グネトロンスパッターにより、パワー7kW5.アルゴ
ン圧力3mTorrでアルミニウム膜3を1μm形成し
、フォトリングラフィによりパターニングする。
次に、ウェーハを再びDCマグネトロンスパッタ装置内
に入れ、アルゴンガスと同時に窒素ガスを10mTor
rまで導入し、パワー1kWでアルミニウムターゲット
を反応性スパッタして窒化アルミニウム膜4を約0.1
μmの厚さに形成する。次にプラズマCVD法によりシ
リコン窒化膜5を前述の方法で約1μmの厚さに形成し
、リアクティブイオンエツチングによりH2+CF4ガ
スを用いてシリコン窒化膜5を開孔し、同時に窒化アル
ミニウム膜4もエツチングした後、アルミニウム膜をD
Cマグネトロンスパッタにより1μmの厚さに形成し、
パターニングして上層アルミニウム配線6を形成する。
に入れ、アルゴンガスと同時に窒素ガスを10mTor
rまで導入し、パワー1kWでアルミニウムターゲット
を反応性スパッタして窒化アルミニウム膜4を約0.1
μmの厚さに形成する。次にプラズマCVD法によりシ
リコン窒化膜5を前述の方法で約1μmの厚さに形成し
、リアクティブイオンエツチングによりH2+CF4ガ
スを用いてシリコン窒化膜5を開孔し、同時に窒化アル
ミニウム膜4もエツチングした後、アルミニウム膜をD
Cマグネトロンスパッタにより1μmの厚さに形成し、
パターニングして上層アルミニウム配線6を形成する。
このように構成された第2の実施においては、下層の配
線を構成するアルミニウム膜3の側面と上面が窒化アル
ミニウム膜4により覆われているため、第1の実施例に
比べて側面からのヒロックやエレクトロマイグレーショ
ンの発生を防止できる利点がある。これらの効果は熱処
理工程の多い多層配線において特に大きい。
線を構成するアルミニウム膜3の側面と上面が窒化アル
ミニウム膜4により覆われているため、第1の実施例に
比べて側面からのヒロックやエレクトロマイグレーショ
ンの発生を防止できる利点がある。これらの効果は熱処
理工程の多い多層配線において特に大きい。
尚、上記実施例においては、配線を構成する下層膜とし
てアルミニウムを用いた場合について説明したが、Si
またはCuを含むアルミニウムを用いてもよく同様の効
果が得られる。
てアルミニウムを用いた場合について説明したが、Si
またはCuを含むアルミニウムを用いてもよく同様の効
果が得られる。
以上説明したように本発明は、半導体装置の配線をアル
ミニウムを主成分とする下層膜とこの下層膜表面に形成
された窒化アルミニウム膜とから構成することにより、
ヒロックの発生を防止し、エレクトロマイクレージョン
耐性を上げることかできるという効果がある。
ミニウムを主成分とする下層膜とこの下層膜表面に形成
された窒化アルミニウム膜とから構成することにより、
ヒロックの発生を防止し、エレクトロマイクレージョン
耐性を上げることかできるという効果がある。
第1図は本発明の第1の実施例の断面図、第2図は本発
明の第2の実施例の断面図、第3図は第1の実施例の製
造方法を説明するための断面図である。 1・・・シリコン基板、2・・・PSG膜、3・・・ア
ルミニウム膜、4・・窒化アルミニウム膜、5・・・シ
リコン窒化膜、6・・・上層アルミニウム配線、7・・
フォトレジスト膜、10・・・配線。
明の第2の実施例の断面図、第3図は第1の実施例の製
造方法を説明するための断面図である。 1・・・シリコン基板、2・・・PSG膜、3・・・ア
ルミニウム膜、4・・窒化アルミニウム膜、5・・・シ
リコン窒化膜、6・・・上層アルミニウム配線、7・・
フォトレジスト膜、10・・・配線。
Claims (1)
- 半導体基板上の絶縁膜上に形成された配線を有する半
導体装置において、前記配線は、アルミニウムを主成分
とする下層膜と該下層膜表面に形成された窒化アルミニ
ウム膜とから構成されていることを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5005888A JPH01223750A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5005888A JPH01223750A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01223750A true JPH01223750A (ja) | 1989-09-06 |
Family
ID=12848399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5005888A Pending JPH01223750A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01223750A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525542A (en) * | 1995-02-24 | 1996-06-11 | Motorola, Inc. | Method for making a semiconductor device having anti-reflective coating |
JPH11284195A (ja) * | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
JP2005303003A (ja) * | 2004-04-12 | 2005-10-27 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
-
1988
- 1988-03-02 JP JP5005888A patent/JPH01223750A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525542A (en) * | 1995-02-24 | 1996-06-11 | Motorola, Inc. | Method for making a semiconductor device having anti-reflective coating |
JPH11284195A (ja) * | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
JP2005303003A (ja) * | 2004-04-12 | 2005-10-27 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0752733B2 (ja) | 配線構造体の形成方法 | |
JP2000150644A (ja) | 半導体デバイスの製造方法 | |
KR20000057802A (ko) | 무기반사방지막을 사용한 배선형성방법 | |
JP2000040671A (ja) | チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法 | |
JP3325720B2 (ja) | 半導体装置とその製造方法 | |
JP3326663B2 (ja) | 半導体装置の製造方法 | |
JP3031896B2 (ja) | フォトリソグラフィー法の実行過程での反射の影響の低減方法 | |
JPH01223750A (ja) | 半導体装置 | |
US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
JP3248353B2 (ja) | 反射防止膜の設計方法 | |
JP2003282704A (ja) | デュアルダマシンによる半導体装置の製造方法 | |
JPH07201859A (ja) | 配線形成方法および半導体装置 | |
JP3613768B2 (ja) | 半導体装置 | |
KR100755147B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100380150B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH07201851A (ja) | 半導体装置の製造方法 | |
KR100403354B1 (ko) | 반도체소자의콘택홀형성방법 | |
KR0167880B1 (ko) | 다층 금속 배선 형성 방법 | |
JP2001230255A (ja) | 半導体装置の製造方法 | |
KR950005262B1 (ko) | 금속배선 제조방법 | |
KR100255559B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
JPS5966125A (ja) | 半導体装置の製造方法 | |
KR960015489B1 (ko) | 반도체의 금속배선 형성방법 | |
TW389984B (en) | Inter-metal dielectric process made by O3-TEOS | |
JPH0453233A (ja) | 半導体装置の製造方法 |