KR0167880B1 - 다층 금속 배선 형성 방법 - Google Patents

다층 금속 배선 형성 방법 Download PDF

Info

Publication number
KR0167880B1
KR0167880B1 KR1019940034671A KR19940034671A KR0167880B1 KR 0167880 B1 KR0167880 B1 KR 0167880B1 KR 1019940034671 A KR1019940034671 A KR 1019940034671A KR 19940034671 A KR19940034671 A KR 19940034671A KR 0167880 B1 KR0167880 B1 KR 0167880B1
Authority
KR
South Korea
Prior art keywords
film
metal
metal film
depositing
forming
Prior art date
Application number
KR1019940034671A
Other languages
English (en)
Other versions
KR960026386A (ko
Inventor
안희복
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940034671A priority Critical patent/KR0167880B1/ko
Publication of KR960026386A publication Critical patent/KR960026386A/ko
Application granted granted Critical
Publication of KR0167880B1 publication Critical patent/KR0167880B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 다층 금속 배선 형성 방법에 관한 것으로 특히, 0.5㎛ 이하의 금속 배선폭을 갖는 반도체 고집적 소자의 선택적 식각을 위한 포토 마스크 리소그래피 공정에서 최종 금속막 위에 티타늄질화막계의 금속을 증착시켜 금속 배선막의 선택적 식각을 균일하게 하는 방법에 관한 것으로서, 반도체 소자를 형성하는 통상의 공정으로 웨이퍼상의 패턴화를 마친 반도체 기판 상부에 1차 금속막을 증착하는 단계, 상기 1차 금속막 위에 베리어 금속막을 증착하는 단계, 상기 베리어 금속막 위에 2차 금속막을 증착하는 단계, 상기 2차 금속막 위에 티타늄질화막을 증착하는 단계, 사진 식각공정에 의해 금속 마스크를 형성하는 단계 및 상기 금속 마스크의 패턴에 따라 금속막을 식각하는 단계로 이루어진다.

Description

다층 금속 배선 형성 방법
본 발명은 반도체 장치의 다층 금속 배선 형성 방법에 관한 것으로 특히, 0.5㎛이하의 금속 배선폭을 갖는 반도체 고집적 소자의 선택적 식각을 위한 포토 마스크 리소그래피 공정에서 최종 금속막 위에 티타늄질화막계의 금속을 증착시켜 금속 배선막의 선택적 식각을 균일하게 하는 방법에 관한 것이다.
최근 반도체 장치의 집적도가 증가함에 따라 배선 설계가 자유롭고 용이하며 배선 저항 및 전류용량 등의 설정을 여유있게 할 수 있는 금속 배선 기술에 관한 연구가 활발히 진행되고 있다.
종래의 다층 금속 배선막의 2차 최종 금속 막으로서 알루미늄이 사용되었는데, 이 알루미늄 금속막이 갖는 표면의 반사율은 실리콘이 연마된 부분의 웨이퍼의 반사율보다 150-200%나 높은 값을 가진다. 따라서 이러한 알루미늄 금속막의 높은 반사율은 차후 금속막의 선택적 식각을 위한 마스크 노광 공정에서 포토 레지스트의 선택적 경화를 시킬 때, 사용하는 빔의 광간섭 효과를 유발시켜 원하지 않는 부분의 포토 레지스트도 경화됨으로써 금속 선폭의 불균일한 식각이 이루어진다. 따라서 이렇게 형성된 불균일한 금속 배선막은 전자 이동(electro migration) 현상이 유발되어 결국에는 금속 배선막이 단선되는 문제점이 있었고, 1차 금속막 증착 후에 2차 금속막을 증착할 때, 고온에서 진행이 되는 관계로 1차 금속막이 과도한 열을 받아 그레인 크기가 증가하여 보이드(void)가 형성되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위해 안출된 본 발명은, 마스크 노광 공정에서 유발되는 광간섭을 억제할 수 있는 금속 배선 형성 방법을 제공하는데 목적이 있다.
또한, 본 발명은 1차 금속막의 그레인 크기 증가를 예방하여 보이드가 형성되는 것을 방지할 수 있는 금속 배선 형성 방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, 반도체 소자 상부에 다층 금속 배선막을 형성하는 공정에서, 1차 금속막을 증착하는 공정 온도보다 2차 금속막을 증착하는 공정 온도가 낮은 것을 특징으로 한다.
또한, 본 발명은 반도체 소자 상부에 다층 금속 배선막을 형성하는 공정에서, 2차 금속막을 형성한 다음 그 위에 반사율이 낮은 티타늄질화막을 증착하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 자세히 설명하면, 다음과 같다.
반도체 소자를 형성하는 통상의 공정으로 웨이퍼상의 패턴화를 마친 반도체 기판 상부에 1차 금속 배선막인 알루미늄을 반도체 기판 전면에 증착시킨다. 이때, 알루미늄의 단차비(aspect ratio)가 크기 때문에 4000-7000Å정도의 두께로 증착시켜 돌출 현상(over-hang)에 의한 스텝 커버리지의 불량을 예방한다.
그리고 이후에 증착될 2차 급속 배선막과 상기 알루미늄막과의 전도성을 향상시키기 위해 베리어(barrier) 금속을 증착한다.
그 다음에 2차 금속 배선막인 알루미늄을 증착하는데, 상기 1차 알루미늄막의 그레인 크기의 과도한 성장으로 인해 보이드가 형성되는 것을 억제하기 위하여 상기 1차 알루미늄막의 형성 온도 이하인 200-400℃에서 2차 알루미늄막을 증착한다.
그 다음, 상기 2차 알루미늄막의 반사율은 실리콘이 연마된 부분의 웨이퍼의 반사율보다 150-200%만큼이나 높기 때문에, 이후에 진행될 마스크 노광 공정에서 발생되는 광간섭으로 인한 원하지 않는 포토 레지스트가 경화되는 것을 방지하기 위하여 티타늄질화막을 증착한다. 이때, 티타늄질화막의 형성은 티타늄 타게트에 질소 가스를 충돌시켜 방출되는 티타늄 원자들과 질소 원자가 반응하여 증착시키는 스퍼터링 증착을 하며, 이때 우수한 전도성을 확보하기 위하여 반응 촉매 가스로 사용되는 아르곤 가스와 질소 가스의 비율을 조절하여 티타늄 원자와 질소 원자의 비가 1:1이 되게 하여 최종 표면의 반사율이 실리콘이 제거된 웨이퍼의 반사율에 비하여 50-70%의 낮은 상태가 된다.
그리고 이와 같이 형성된 다층 금속막의 선택적 식각을 하기 위해서 상기 다층 금속막 위에 마스크 노광 공정에 의해 포토 레지스트 패턴을 형성한다. 이때, 반사율이 낮은 상기 티타늄질화막에 의해 주입된 빔의 반사가 줄어들어 광간섭 발생이 억제된다.
이렇게 포토 레지스트가 식각되어 균일하게 노출된 금속 배선막을 선택적으로 식각하여 최종적으로 다층 금속 배선막이 완성된다.
이와 같이 본 발명은 2차 알루미늄막의 증착 온도를 1차 알루미늄막의 증착 온도보다 낮은 온도에서 수행함으로써 1차 금속막이 고온에 의한 그레인 크기의 과도한 성장으로 인한 보이드가 형성되는 현상을 방지할 수 있고, 또한 2차 알루미늄막 위에 낮은 반사율을 가지는 티타늄질화막을 증착시킴으로써 마스크 노광 공정에서 발생되는 광간섭이 억제되어 균일한 식각이 이루어져 반도체 소자의 수율이 향상될 수 있는 장점이 있다.

Claims (7)

  1. 반도체 소자 상부에 다층 금속 배선막을 형성하는 공정에서, 반도체 소자를 형성하는 통상의 공정으로 웨이퍼상의 패턴화를 마친 반도체 기판 위에 1차 금속막과 2차 금속막을 적층한 후, 상기 2차 금속막 위에 반사율이 낮은 티타늄질화막을 증착하는 것을 특징으로 하는 다층 금속 배선 방법.
  2. 제1항에 있어서, 상기 티타늄질화막이 티타늄 원자와 질소의 원자의 조성비가 1:1인 것을 특징으로 하는 다층 금속 배선 방법.
  3. 제1항에 있어서, 상기 티타늄질화막이 스퍼터링법에 의해 증착되는 것을 특징으로 하는 다층 금속 배선 방법.
  4. 제1항에 있어서, 상기 1차 금속막의 두께가 4,000-7,000Å인 것을 특징으로 하는 다층 금속 배선 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 2차 금속막을 증착하는 공정 온도가 1차 금속막을 증착하는 공정 온도보다 낮은 것을 특징으로 하는 다층 금속 배선 방법.
  6. 제5항에 있어서, 상기 2차 금속막의 중착 온도가 200-400℃인 것을 특징으로 하는 다층 금속 배선 방법.
  7. 반도체 소자를 형성하는 통상의 공정으로 웨이퍼상의 패턴화를 마친 반도체 기판 상부에 1차 금속막을 증착하는 단계, 상기 1차 금속막 위에 베리어 금속막을 증착하는 단계, 상기 베리어 금속막 위에 2차 금속막을 증착하는 단계, 상기 2차 금속막 위에 티타늄질화막을 증착하는 단계, 사진 식각공정에 의해 금속 마스크를 형성하는 단계 및 상기 금속 마스크의 패턴에 따라 금속막을 식각하는 단계로 이루어진 다층 금속 배선 방법.
KR1019940034671A 1994-12-16 1994-12-16 다층 금속 배선 형성 방법 KR0167880B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034671A KR0167880B1 (ko) 1994-12-16 1994-12-16 다층 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034671A KR0167880B1 (ko) 1994-12-16 1994-12-16 다층 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR960026386A KR960026386A (ko) 1996-07-22
KR0167880B1 true KR0167880B1 (ko) 1999-02-01

Family

ID=19401882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034671A KR0167880B1 (ko) 1994-12-16 1994-12-16 다층 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR0167880B1 (ko)

Also Published As

Publication number Publication date
KR960026386A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JPH0752733B2 (ja) 配線構造体の形成方法
US5665641A (en) Method to prevent formation of defects during multilayer interconnect processing
KR100333724B1 (ko) 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
US20070032075A1 (en) Deposition method for wiring thin film
US6509261B2 (en) Wiring forming method
JP3325720B2 (ja) 半導体装置とその製造方法
JP3031896B2 (ja) フォトリソグラフィー法の実行過程での反射の影響の低減方法
KR0167880B1 (ko) 다층 금속 배선 형성 방법
US5750439A (en) Method of making aluminum alloy wiring with less silicon nodule
US20020187624A1 (en) Method for forming metal line of semiconductor device
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
JPH07201990A (ja) パターン形成方法
JPH07201859A (ja) 配線形成方法および半導体装置
KR950005262B1 (ko) 금속배선 제조방법
KR100291637B1 (ko) 층간절연막평탄화방법
KR950011553B1 (ko) 금속배선 형성방법
KR960015489B1 (ko) 반도체의 금속배선 형성방법
JPH01223750A (ja) 半導体装置
JPH04144230A (ja) 半導体装置及びその製造方法
US20040203230A1 (en) Semiconductor device having multilayered conductive layers
KR100204009B1 (ko) 반도체소자 제조방법
JPH02178930A (ja) 配線の形成方法
US6309963B1 (en) Method for manufacturing semiconductor device
US6777328B2 (en) Method of forming multilayered conductive layers for semiconductor device
KR100346604B1 (ko) 계단형 패턴 프로파일을 얻을 수 있는 마스크 패턴

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee