JPH07201990A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH07201990A
JPH07201990A JP33862293A JP33862293A JPH07201990A JP H07201990 A JPH07201990 A JP H07201990A JP 33862293 A JP33862293 A JP 33862293A JP 33862293 A JP33862293 A JP 33862293A JP H07201990 A JPH07201990 A JP H07201990A
Authority
JP
Japan
Prior art keywords
film
insulating film
antireflection
photoresist coating
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33862293A
Other languages
English (en)
Inventor
Masanori Tsukamoto
雅則 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33862293A priority Critical patent/JPH07201990A/ja
Publication of JPH07201990A publication Critical patent/JPH07201990A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【構成】 コンタクト・ホールを開口するためのフォト
リソグラフィには、ポリサイド配線層5上の反射防止膜
6と、この反射防止膜6上の反射防止条件を満たす絶縁
膜9とを用いる。絶縁膜9が反射防止条件を満たすため
には、フォトレジスト塗膜11中に発生する定在波の振
幅比を極小とする絶縁膜9の膜厚を選択する。また、絶
縁膜9が多層膜より構成される場合、個々の膜がそれぞ
れ等しい光学定数を有するものであれば、膜厚の合計が
定在波の振幅比が極小となるように規定し、異なる光学
定数を有するものであれば、それぞれが反射防止条件を
満足するように規定すればよい。 【効果】 定在波効果を抑制できるため、優れた解像度
および線幅安定性をもってレジスト・パターンを形成で
きる。また、フォトリソグラフィを行う度に反射防止膜
を成膜する必要がないので生産性が向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体装置の製造プロセスにおいて、反射防止膜を用い
てレジスト・パターンを形成するパターン形成方法に関
する。
【0002】
【従来の技術】VLSI,ULSI等にみられるように
半導体装置の高集積化,高密度化が進行するに伴い、デ
バイス・チップ上では配線部分の占める割合が増大する
傾向にある。これによるチップ面積の大型化を防止する
ため、配線の多層化が進展している。このような多層配
線構造を有する半導体装置の製造工程では、上層側と下
層側の配線材料層を下地として接続孔(コンタクト・ホ
ール)を開口する行うプロセスが不可欠となっている。
【0003】一方、半導体装置の配線材料としては、ア
ルミニウム(Al)系合金や高融点金属シリサイド等が
広く用いられているが、これらの光反射率の高い材料層
の表面には、フォトリソグラフィの精度を向上させる目
的で反射防止膜を設けることが必須となりつつある。こ
れは、半導体装置のデザイン・ルールの微細化に伴って
フォトレジスト塗膜に対する露光波長が短波長側へシフ
トし、しかもパターン寸法がその露光波長に近づいてい
るため、光反射率の高い材料層の上では安定した解像を
達成することが困難となっているからである。特にエキ
シマ・レーザ光のように単色性の強い露光光源を用いた
場合、反射防止膜を設けないと、定在波効果が強く現れ
てレジスト・パターンの変形が生じたり、得られる配線
パターンの線幅が変動しやすくなる。
【0004】以下、多層配線構造を有する半導体装置の
製造プロセスにおいて、コンタクト・ホールを開口する
際に、反射防止膜を用いたパターニングを行った例につ
いて図17,18を参照しながら説明する。
【0005】先ず、Si基板101上にゲート絶縁膜1
02および、ポリシリコン層103とタングステンシリ
サイド層104よりなるポリサイド配線層105が形成
されているウェハに対して、例えばチタン化合物よりな
る反射防止膜106を成膜してからフォトレジスト塗膜
108を形成する。そして、選択露光と現像処理によ
り、フォトレジスト塗膜108を所望の形状にパターニ
ングした後、図17に示されるように、これをマスクと
してエッチングを行う。
【0006】次いで、フォトレジスト塗膜108および
反射防止膜106を除去してから、ウェハ全面に亘って
層間絶縁膜109、反射防止膜110を成膜し、フォト
レジスト塗膜111を形成する。このフォトレジスト塗
膜111に対して選択露光と現像処理を行って所望の形
状にパターニングした後、図18に示すように、これを
マスクとして上記反射防止膜110および層間絶縁膜1
09のエッチングを行うと、下層配線であるポリサイド
配線層105を上層配線と接続させるためのコンタクト
・ホール112が形成される。
【0007】以上のような半導体装置の製造プロセスに
おいては、フォトレジスト塗膜108,111を選択露
光する際、反射防止膜106,110にてタングステン
シリサイド層104からの反射光の影響を抑制すること
によって、フォトレジスト塗膜108,111のパター
ン変形を防止している。
【0008】
【発明が解決しようとする課題】ところで、上述のよう
にしてコンタクト・ホール112を形成した後、上層配
線を形成するに際し、反射防止膜110が導電性材料よ
りなる場合には少なくとも上層配線の非形成部分では該
反射防止膜110が十分に除去されている必要がある。
反射防止膜110が除去されていないと、図19に示す
ように上層配線113がパターニングされたとき、この
上層配線113同士が、層間絶縁膜109上に延在され
る反射防止膜110を介してショートする虞れがあるか
らである。
【0009】反射防止膜110を絶縁体より構成すれば
この反射防止膜110を除去する必要はなくなるが、該
反射防止膜110の構成材料の選択幅が狭くなる。ま
た、全面に亘って反射防止膜110が形成されたままと
するのは、多層配線構造の半導体装置を製造する場合、
ウェハの表面断差を必要以上に増大させることになり好
ましくない。
【0010】反射防止膜106,110として、フォト
レジスト塗膜111のアッシング時に同時に除去できる
ような材料、例えばアモルファスカーボン膜等を用いれ
ば、除去の問題は解決される。しかしながら、後工程に
おいて再びフォトリソグラフィを行う場合には反射防止
膜を再度形成する必要がある。このように、フォトリソ
グラフィを行うたびにフォトレジスト塗膜の直下に反射
防止膜を形成し、終了後にその都度これを除去するのは
効率が悪い。
【0011】そこで、上層の反射防止膜110を設けな
い代わりに下層の反射防止膜106を除去せずに残し、
この反射防止膜106によって反射光の影響を抑制して
フォトレジスト塗膜111を選択露光することが考えら
れる。しかし、この場合、フォトレジスト塗膜111と
反射防止膜106との間に屈折率が変化する界面が増え
ることになり、フォトレジスト塗膜111には様々な位
相の反射光が入射されることになる。そして、様々な位
相の反射光が互いに強め合う方向で光干渉を起こすと、
定在波効果が強く現れて、フォトレジスト塗膜111に
吸収される光量が膜厚方向で不均一となり、光学像が劣
化してしまう。
【0012】図20に示すように、層間絶縁膜109が
例えばSiO2 膜114,115の間にSiN膜116
が挟み込まれた多層膜である場合、フォトレジスト塗膜
111と反射防止膜106との間に屈折率が変化する界
面が多数存在するため、フォトレジスト塗膜111には
様々な位相の反射光が入射されることとなる。そして、
定在波効果が強く現れると、現像後のレジスト・パター
ンは、側壁面に波状の変形が生じたものとなる等、不安
定なものとなってしまう。
【0013】また、図21に示すように平坦化膜117
が設けられている場合、ポリサイド配線層105上方に
おいては、フォトレジスト塗膜111と反射防止膜10
6との間にて屈折率が変化する層は1層である。ところ
が、ポリサイド配線層105の非形成部分においては、
平坦化膜117,層間絶縁膜109,ゲート絶縁膜10
2といった屈折率が異なる複数の材料層の上方にてフォ
トレジスト塗膜111の選択露光を行うことになる。そ
して、ポリサイド配線層105上方とポリサイド配線層
105の非形成部分の上方とでフォトレジスト塗膜11
1の露光状態が異なると、両者の現像後の開口径が異な
るものとなってしまう。
【0014】そこで本発明は、かかる従来の実情に鑑み
て提案されたものであり、フォトリソグラフィを行うた
びに反射防止膜を成膜せずとも、定在波効果が抑制で
き、安定した解像を達成することが可能なパターン形成
方法を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明に係るパターン形
成方法は、上述の目的を達成するために提案されたもの
であり、反射防止膜を用いたフォトリソグラフィを行っ
て下層配線パターンを形成する工程と、前記下層配線パ
ターン上に前記反射防止膜を存続させたまま、これを光
透過性を有し反射防止条件を満たす絶縁膜で被覆する工
程と、前記絶縁膜上にフォトレジスト塗膜を形成する工
程と、フォトリソグラフィを行って前記下層配線パター
ンに臨む接続孔のパターンを有するレジスト・パターン
を形成する工程とを有するものである。
【0016】即ち、絶縁膜上のフォトレジスト塗膜のパ
ターニングを行う際には、絶縁膜上には反射防止膜を設
けずに下層配線パターン上の反射防止膜を用いるが、こ
の反射防止膜上の絶縁膜が反射防止条件を満たすように
なすものである。
【0017】他の本発明に係るパターン形成方法は、反
射防止膜と、反射防止条件を満たす膜厚を有する光透過
性の第1の絶縁膜との双方を用いたフォトリソグラフィ
を行って下層配線パターンを形成する工程と、前記下層
配線パターン上に前記反射防止膜と前記第1の絶縁膜と
を存続させたまま、これを光透過性を有し該第1の絶縁
膜と共同的に反射防止条件を満たす第2の絶縁膜で被覆
する工程と、前記第2の絶縁膜上にフォトレジスト塗膜
を形成する工程と、フォトリソグラフィを行って前記下
層配線パターンに臨む接続孔のパターンを有するレジス
ト・パターンを形成する工程とを有するものである。
【0018】即ち、第2の絶縁膜上のフォトレジスト塗
膜のパターニングを行う際には、この第2の絶縁膜上に
は反射防止膜を設けず、下層配線パターン上の反射防止
膜を用いる。この場合、第1の絶縁膜と第2の絶縁膜の
光学定数が等しいければ、両者の膜厚のみに着目し、こ
れらの膜厚の合計が反射防止条件を満たすようにすれば
よい。
【0019】この場合の第1の絶縁膜は、例えば、LD
D(Lightly DopedDrain)構造のM
OS−FET形成用のサイドウォールの高さを稼ぐため
のオフセット酸化膜として形成されたものであってもよ
いし、下層配線パターンのエッチング・マスクとして形
成されたものであってもよい。
【0020】なお、絶縁膜は上述のように1層の絶縁
膜、あるいは第1の絶縁膜と第2の絶縁膜から構成され
る場合のみならず、3層以上の絶縁膜を積層した多層膜
であってもよい。但し、光学定数の異なる複数の絶縁膜
が積層されている場合には、各膜がそれぞれ反射防止条
件を満たしている必要がある。
【0021】ここで、前記反射防止条件とは、例えばフ
ォトリソグラフィに用いられる露光光がフォトレジスト
塗膜中に形成する定在波の振幅比を極小となす膜厚条件
である。上記定在波の振幅比を極小とする膜厚を求める
には、先ず、絶縁膜の膜厚を横軸、フォトレジスト塗膜
に吸収される光量を縦軸にとったスイングカーブを作成
する。次に、スイングカーブの振幅の中心値からの各膜
厚における吸収光量のズレ量を求め、上記中心値に対す
る上記ズレ量の比を算出する。そして、この比の値が極
小となる膜厚を求めればよい。
【0022】そして、絶縁膜の膜厚をフォトレジスト塗
膜中に形成される定在波の振幅比が極小となる値に規定
すると、見かけ上、スイングカーブの振幅が最小の条
件、即ち、定在波効果が最小の状態とすることができ
る。
【0023】定在波の振幅比が極小となる条件を満たす
膜厚は周期的に現れるため、十分な絶縁性の確保や、実
用上の成膜制御性および加工所要時間等を考慮して、最
適な絶縁膜の膜厚を決定すればよい。絶縁膜を所望の膜
厚に形成するための方法は特に限定されないが、例えば
絶縁膜をCVDによって成膜する際に予め求められた成
膜速度に基づいて成膜時間を管理したり、過剰な膜厚に
成膜しておき所望の膜厚になるまでエッチバックする方
法が考えられる。
【0024】また、スイングカーブの位相は反射防止膜
の光学定数によって変化するため、反射防止膜の光学定
数を変化させれば、定在波の振幅比が極小となる絶縁膜
の膜厚を変化させることができる。即ち、反射防止膜の
光学定数を最適化すれば、反射防止条件を満たす絶縁膜
が所望の膜厚となるように設定することが可能である。
【0025】反射防止膜を構成する材料としては、反射
防止条件を満たす絶縁膜が実用的な膜厚として設計でき
る光学定数を有するものであれば、導電性の有無を問わ
ず使用可能であるが、特に、SiON系材料膜が好適で
ある。SiON系材料膜をプラズマCVDにて成膜する
と、原料ガスの流量比に基づいてその組成比を調整でき
るため、その光学定数を制御することができる。そし
て、上記光学定数を下地材料層の種類に応じて最適化す
ると、反射防止条件を満たす絶縁膜を広い膜厚範囲で設
計することが可能となる。
【0026】具体的には、波長248nmにおいて反射
屈折率n=2.4±0.6、吸収屈折率k=0.7±
0.2なる光学定数を有するSiON系材料膜を成膜す
ると、反射防止条件を満たす絶縁膜を実用的な膜厚範囲
にて得ることができる。なお、上記反射屈折率nおよび
吸収屈折率kは、複素屈折率Rの実数部および虚数部を
それぞれ示し、R=n+k なる関係を有する。
【0027】
【作用】本発明では、絶縁膜上のフォトレジスト塗膜を
所望のパターン形状に形成するに際し、下層配線パター
ン上の反射防止膜と、反射防止条件を満たす絶縁膜によ
って、安定した形状および寸法のレジスト・パターンを
形成できる。また、上記絶縁膜を第1の絶縁膜と第2の
絶縁膜とから構成する場合、これらの光学定数が異なっ
ていれば、各膜においてそれぞれ反射防止条件を満足さ
せ、また、光学定数が等しければ、これらの膜厚の合計
をもって反射防止条件を満足させることで、安定した線
幅のレジスト・パターンが形成できる。
【0028】本発明において、反射防止条件を達成する
ために、絶縁膜の膜厚をフォトレジスト塗膜中に形成さ
れる定在波の振幅比を極小となす膜厚とするのは、以下
のような理由による。本来ならば、スイングカーブの振
幅を0とすることで、フォトレジスト塗膜の吸収光量を
安定させたいところであるが、例えば絶縁膜が多層膜で
ある場合にこのような状態を作り出すことは困難であ
る。そこで、定在波の振幅比が極小となる膜厚を選び、
見かけ上、スイングカーブの振幅が最小の条件、即ち、
定在波効果が最小の状態とする。絶縁膜の膜厚をこのよ
うな条件にて規定すると、フォトレジスト塗膜の吸収光
量が安定し、且つ光量分布が膜厚方向で一定となるた
め、安定した形状および寸法を有するレジスト・パター
ンが形成できるのである。
【0029】なお、SiON系材料膜よりなる反射防止
膜は、成膜時にその組成が調整されることにより光学定
数が制御できる。定在波の振幅比が極小となる絶縁膜の
膜厚は、反射防止膜の光学定数によって変化することか
ら、反射防止膜として光学定数を制御したSiON系材
料膜を用いれば、絶縁性が確保され、実用上の成膜制御
性および加工所要時間が適当な絶縁膜を設計することが
できる。
【0030】また、本発明を適用すると、下層配線パタ
ーン上の反射防止膜を除去する工程、絶縁膜上の反射防
止膜を成膜する工程および除去する工程が不用となり、
生産性を向上させることができる。さらに、上層配線が
反射防止膜によってショートする虞れもない。
【0031】
【実施例】以下、本発明を適用した具体的な実施例につ
いて、図面を参照しながら説明する。ここでは、多層配
線構造を有する半導体装置の製造プロセスにおいて、配
線間の電気的接続を図るための接続孔(コンタクト・ホ
ール)を開口する際に、本発明に係るパターン形成方法
を適用した。
【0032】実施例1 以下、図1〜7を参照しながら本実施例を説明する。先
ず、図1に示されるように、Si基板1上にゲート絶縁
膜2および、ポリシリコン層3とタングステンシリサイ
ド層4よりなるポリサイド配線層5が形成されているウ
ェハに対して、反射防止膜6を成膜してからフォトレジ
スト塗膜8を形成した。
【0033】なお、上記ポリシリコン層3およびタング
ステンシリサイド層4はそれぞれCVDにより50nm
なる膜厚に成膜されたものである。このタングステンシ
リサイド層4は、複素屈折率の実数部nおよび虚数部k
がそれぞれ、n=1.93、k=2.73(以下、これ
らの光学定数n,kとしては248nmにおける値を示
す)なる値を有するものである。上記反射防止膜6は、
n=2.12、k=0.60なるSiON系材料膜がプ
ラズマCVDによって29nmなる膜厚に成膜されたも
のである。上記フォトレジスト塗膜8は、n=1.8
0、k=0.011であり、840nmなる膜厚に形成
されたものである。
【0034】そして、タングステンシリサイド層4から
の反射光の影響を反射防止膜6により抑制した状態に
て、KrFエキシマレーザ(248nm)を用いてフォ
トレジスト塗膜8の選択露光を行った。続いて現像処理
することによって、このフォトレジスト塗膜8は、図2
に示されるように所望の下層配線パターンにしたがって
パターニングされた。
【0035】次いで、上述のようにしてパターニングさ
れたフォトレジスト塗膜8をマスクとして、図3に示す
ように反射防止膜6およびポリサイド配線層5を選択的
にエッチングした。その後、図4に示すように、反射防
止膜6は存続させたまま、フォトレジスト塗膜8のみを
除去した。これより、所望の下層配線パターンが形成さ
れた。
【0036】さらに、図5に示すように、ウェハ全面に
亘って、n=1.52、k=0なるSiO2 材料膜を絶
縁膜9として140nm成膜した。この絶縁膜9にコン
タクト・ホールを開口するためのレジスト・パターンを
形成するに際しては、フォトレジスト塗膜8と同じ光学
定数を有するフォトレジスト塗膜11を840nmなる
厚さに塗布し、KrFエキシマレーザを用いた選択露光
を行った。
【0037】上記フォトレジスト塗膜11を解像度よく
露光するには、反射防止膜6の存在とともに、上記絶縁
膜9が反射防止条件を満たしている必要がある。この反
射防止条件を求めるには、先ず、絶縁膜9の膜厚に対す
るフォトレジスト塗膜11の吸収光量、即ちスイングカ
ーブを作成し、これよりフォトレジスト塗膜11中に形
成される定在波の振幅比を求める。そして、この定在波
の振幅比が極小となる膜厚が、フォトレジスト塗膜11
に発生する定在波効果が抑制される条件、即ち反射防止
条件を満たす条件である。
【0038】横軸に絶縁膜9の膜厚、縦軸に定在波の振
幅比をとったグラフを図15に示す。図15より、フォ
トレジスト塗膜11中に形成される定在波の振幅比は、
上述の与えられた条件下で、絶縁膜9の膜厚が約60n
m、約140nmにおいて極小となることがわかる。
【0039】ここでは、絶縁膜9が反射防止条件を満す
ように、約140nmなる膜厚に規定したため、フォト
レジスト塗膜11への膜厚方向の光量分布が一定してい
る状態にて、フォトレジスト塗膜11に対する選択露光
を行うことができた。したがって、フォトレジスト塗膜
11を現像処理すると、図6に示すように、このフォト
レジスト塗膜11がコンタクト・ホールのパターン形状
にしたがって線幅安定性よくパターニングされた。
【0040】そして、このフォトレジスト塗膜11をマ
スクとして上記絶縁膜9のエッチングを行うと、図7に
示されるように、下層配線であるポリサイド電極層5を
上層配線と接続させるためのコンタクト・ホール12を
線幅安定性よく形成できた。なお、フォトレジスト塗膜
11を除去して、上層配線を形成すると、ポリサイド電
極層5と上層配線とがコンタクト・ホール12を介して
電気的に接続された。
【0041】以上のように、本実施例においては、フォ
トリソグラフィを行う毎に反射防止膜を形成する必要が
ない。また、フォトレジスト塗膜と反射防止膜との間に
絶縁膜が存在しても、反射防止条件を満たすように絶縁
膜の膜厚を規制すれば、レジスト・パターンを優れた解
像度をもって形成できる。また、コンタクト・ホールを
形成する際、絶縁膜上に反射防止膜を成膜していないの
で、上層配線が反射防止膜によってショートする虞れも
ない。
【0042】実施例2 本実施例は、反射防止膜6の光学定数と、絶縁膜の一部
がLDD構造のMOS−FET形成用のオフセット酸化
膜となっている点とが実施例1を異なる半導体装置を製
造するに際し、本発明に係るパターン形成方法を適用し
たものである。以下、図8〜14を参照しながら本実施
例を説明する。
【0043】先ず、実施例1と同様の構成のポリサイド
配線層5が形成されているウェハに対して、図8に示す
ように、実施例1にて用いた反射防止膜6とは光学定数
の異なる反射防止膜16を成膜し、その上に、LDD構
造のMOS−FET形成用のオフセット酸化膜である第
1の絶縁膜7を成膜した後、実施例1と同様にして、フ
ォトレジスト塗膜8を形成した。
【0044】なお、上記反射防止膜16は、プラズマC
VDによって、n=2.12、k=0.54なる光学定
数を有し、29nmなる膜厚に成膜されたSiON系材
料膜である。上記第1の絶縁膜7は、実施例1における
絶縁膜9と同様の光学定数を有し、約10nmなる膜厚
に成膜されることによって反射防止条件を満たすように
なされたSiO2 材料膜である。
【0045】そして、タングステンシリサイド層4から
の反射光の影響を反射防止膜16と反射防止条件を満た
す第1の絶縁膜7とによって防止した状態にて、フォト
レジスト塗膜8に対してKrFエキシマレーザを用いた
選択露光を行った。続いて現像処理すると、図9に示さ
れるように、このフォトレジスト塗膜8が所望の下層配
線パターンにしたがってパターニングされた。
【0046】その後、このフォトレジスト塗膜8をマス
クとして、図10に示すように、第1の絶縁膜7、反射
防止膜16、ポリサイド配線層5を選択的にエッチング
したところ、線幅安定性よく下層配線パターンが形成で
きた。
【0047】図11に示すようにフォトレジスト塗膜8
を除去した後、第1の絶縁膜7と同様の光学定数を有
し、SiO2 材料膜よりなる第2の絶縁膜9を約160
nmなる膜厚にてウェハ全面に亘って成膜した。この第
2の絶縁膜9にコンタクト・ホールを開口するためのレ
ジスト・パターンを形成するには、先ず、図12に示す
ようにフォトレジスト塗膜11を840nmなる厚さに
形成し、KrFエキシマレーザを用いた選択露光を行っ
た。
【0048】このとき、上記フォトレジスト塗膜11を
解像度よく露光するためには、反射防止膜16の存在と
ともに、第1の絶縁膜7と第2の絶縁膜9とが共同的に
反射防止条件を満たしている必要がある。実際には、第
1の絶縁膜7と第2の絶縁膜9とが等しい光学定数を有
するSiO2 材料膜であることから、これらの合計の膜
厚を、フォトレジスト塗膜11中に形成される定在波の
振幅比を極小となす膜厚に規定すればよい。
【0049】SiO2 材料膜の膜厚に対する、上記定在
波の振幅比を図16に示す。図16より、上述の与えら
れた条件下で、SiO2 材料膜の膜厚が約10nm、約
90nm、約170nmにおいて極小となることがわか
る。即ち、この膜厚に規定されたSiO2 材料膜は反射
防止条件を満たすものである。
【0050】ここでは、第1の絶縁膜7の膜厚d1 が約
10nmであり、第2の絶縁膜9の膜厚d2 を約160
nmなる膜厚としたので、第1の絶縁膜7と第2の絶縁
膜9との合計膜厚ds が約170nmとなり、フォトレ
ジスト塗膜11中に形成される定在波の振幅比を極小と
なす膜厚となっている。このため、第1の絶縁膜7と第
2の絶縁膜9は共同的に反射防止条件を満たすものであ
る。
【0051】なお、もちろん、第1の絶縁膜7の膜厚d
1 である約10nmも、フォトレジスト塗膜8中に形成
される定在波の振幅比を極小となす膜厚であるため、下
層配線パターンにしたがったフォトレジスト塗膜8のパ
ターニングは、第1の絶縁膜7が反射防止条件を満たす
状態にて行われている。
【0052】このように、フォトレジスト塗膜11への
膜厚方向の光量分布が一定している状態で選択露光がな
されたため、このフォトレジスト塗膜11を現像処理す
ると、図13に示すように、所望のパターン形状に線幅
安定性よくパターニングできた。
【0053】パターニングされたフォトレジスト塗膜1
1をマスクとして第2の絶縁膜9、第1の絶縁膜7、反
射防止膜16のエッチングを行うと、図14に示される
ように、下層配線であるポリサイド電極層5を上層配線
と接続させるためのコンタクト・ホール12が線幅安定
性よく形成できた。その後、フォトレジスト塗膜11を
除去して、上層配線を形成すると、ポリサイド電極層5
と上層配線とがコンタクト・ホール12を介して電気的
に接続された。
【0054】以上のように、本実施例においては、フォ
トリソグラフィを行う毎に反射防止膜を形成する必要が
ない。また、フォトレジスト塗膜と反射防止膜との間に
第1の絶縁膜および第2の絶縁膜が存在するが、これら
が共同的に反射防止条件を満たすため、レジスト・パタ
ーンを優れた解像度をもって形成できる。また、コンタ
クト・ホールを形成する際、絶縁膜上に反射防止膜を成
膜していないので、上層配線が反射防止膜によってショ
ートする虞れもない。
【0055】以上、本発明に係るパターン形成方法を適
用した具体例について説明したが、各材料層の構成や光
学定数は上述したものに限られない。例えば、フォトレ
ジスト塗膜と反射防止膜との間に光学定数の異なる複数
の絶縁膜が存在する場合には、各絶縁膜がそれぞれ反射
防止条件を満たすように各絶縁膜の膜厚を規定すればよ
い。
【0056】
【発明の効果】以上の説明から明らかなように、本発明
を適用し反射防止膜と反射防止条件を満たす絶縁膜とを
用いて、フォトレジスト塗膜のパターニングを行うと、
優れた解像度および線幅安定性をもってレジスト・パタ
ーンを形成できる。上記絶縁膜は反射防止条件を満たす
ものであれば、1層より構成されても、複数の層から構
成されていてもよいので、本発明を適用して作製される
デバイスの設計の自由度は大きい。
【0057】また、下層の反射防止膜を用いてコンタク
ト・ホールのパターニングを行うので、上層配線が反射
防止膜によってショートする虞れがない。また、反射防
止膜の導電性も問わないので材料選択の幅も広い。
【0058】さらに、フォトレジスト塗膜のパターニン
グを行う度にその直下に反射防止膜を形成する必要がな
く、工程数を削減できるので、生産性を向上させること
ができる。
【図面の簡単な説明】
【図1】本発明のパターン形成方法を適用した半導体装
置製造プロセスの一例を示すものであり、Si基板上に
ゲート絶縁膜,ポリサイド配線層,反射防止膜が成膜さ
れ、さらにフォトレジスト塗膜が形成されたウェハを示
す模式的断面図である。
【図2】図1のウェハにおいて、フォトレジスト塗膜の
パターニングがなされた状態を示す模式的断面図であ
る。
【図3】図2のウェハにおいて、パターニングがなされ
たフォトレジスト塗膜をマスクとしたポリサイド配線層
のエッチングがなされた状態を示す模式的断面図であ
る。
【図4】図3のウェハにおいて、フォトレジスト塗膜の
除去がなされた状態を示す模式的断面図である。
【図5】図4のウェハにおいて、絶縁膜が全面に成膜さ
れ、さらにフォトレジスト塗膜が形成された状態を示す
模式的断面図である。
【図6】図5のウェハにおいて、フォトレジスト塗膜の
パターニングがなされた状態を示す模式的断面図であ
る。
【図7】図6のウェハにおいて、パターニングがなされ
たフォトレジスト塗膜をマスクとした絶縁膜のエッチン
グがなされ、コンタクト・ホールが開口した状態を示す
模式的断面図である。
【図8】本発明のパターン形成方法を適用した半導体装
置製造プロセスの他の例を示すものであり、Si基板上
にゲート絶縁膜,ポリサイド配線層,反射防止膜,第1
の絶縁膜が成膜され、さらにフォトレジスト塗膜が塗布
されたウェハを示す模式的断面図である。
【図9】図8のウェハにおいて、フォトレジスト塗膜の
パターニングがなされた状態を示す模式的断面図であ
る。
【図10】図9のウェハにおいて、パターニングがなさ
れたフォトレジスト塗膜をマスクとしたポリサイド配線
層のエッチングがなされた状態を示す模式的断面図であ
る。
【図11】図10のウェハにおいて、フォトレジスト塗
膜の除去がなされた状態を示す模式的断面図である。
【図12】図11のウェハにおいて、第2の絶縁膜が全
面に成膜され、さらにフォトレジスト塗膜が形成された
状態を示す模式的断面図である。
【図13】図12のウェハにおいて、フォトレジスト塗
膜のパターニングがなされた状態を示す模式的断面図で
ある。
【図14】図13のウェハにおいて、パターニングがな
されたフォトレジスト塗膜をマスクとした絶縁膜のエッ
チングがなされ、コンタクト・ホールが開口した状態を
示す模式的断面図である。
【図15】実施例1における反射防止膜上の絶縁膜の膜
厚とフォトレジスト塗膜中に発生する定在波の振幅比と
の関係を示す特性図である。
【図16】実施例2における反射防止膜上の絶縁膜の膜
厚とフォトレジスト塗膜中に発生する定在波の振幅比と
の関係を示す特性図である。
【図17】従来のパターン形成方法を適用した半導体装
置製造プロセスの例を示すものであり、反射防止膜上の
フォトレジスト塗膜をマスクとしたポリサイド配線層の
エッチングがなされて下層配線パターンが形成されたウ
ェハを示す模式的断面図である。
【図18】図17のウェハにおいて、層間絶縁膜を形成
してから再び反射防止膜上のフォトレジスト塗膜をマス
クとしたエッチングがなされて、コンタクト・ホールが
形成された状態を示す模式的断面図である。
【図19】図18のウェハにおいて、反射防止膜が除去
されないまま上層配線層が形成された状態を示す模式的
断面図である。
【図20】従来のパターン形成方法を適用した半導体装
置製造プロセスの例を示すものであり、多層膜よりなる
絶縁膜上のフォトレジスト塗膜を、この直下に反射防止
膜を成膜することなくパターニングした状態を示す模式
的断面図である。
【図21】従来のパターン形成方法を適用した半導体装
置製造プロセスの例を示すものであり、絶縁膜の厚さが
異なる部分上のフォトレジスト塗膜を、この直下に反射
防止膜を成膜することなくパターニングした状態を示す
模式的断面図である。
【符号の説明】
1・・・Si基板 2・・・ゲート絶縁膜 3・・・ポリシリコン層 4・・・タングステンシリサイド層 5・・・ポリサイド配線層 6,16・・・反射防止膜 7,9・・・絶縁膜 8,11・・・フォトレジスト塗膜 12・・・コンタクト・ホール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年3月1日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0021
【補正方法】変更
【補正内容】
【0021】ここで、前記反射防止条件とは、例えばフ
ォトリソグラフィに用いられる露光光がフォトレジスト
塗膜中に形成する定在波の振幅比を極小となす絶縁膜の
膜厚条件である。上記定在波の振幅比を極小とする絶縁
膜の膜厚を求めるには、先ず、絶縁膜のある膜厚d
おいて、フォトレジスト塗膜の膜厚を横軸、ここに吸収
される光量を縦軸にとったスイングカーブを作成し、フ
ォトレジスト塗膜のある膜厚におけるスイングカーブの
振幅の中心値からの吸収光量のズレ量を求め、(ズレ
量)/(中心値)の値(これが、定在波の振幅比SR
である。)を算出する。そして、上記絶縁膜の膜厚をd
,d,・・・と変化させて、同様に定在波の振幅比
SR,SR,・・・を求め、これが極小なる絶縁膜
の膜厚dを求めればよい。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0026
【補正方法】変更
【補正内容】
【0026】具体的には、波長248nmにおいて反射
屈折率n=2.4±0.6、吸収屈折率k=0.7±
0.2なる光学定数を有するSiON系材料膜を成膜す
ると、反射防止条件を満たす絶縁膜を実用的な膜厚範囲
にて得ることができる。なお、上記反射屈折率nおよび
吸収屈折率kは、複素屈折率Rの実数部および虚数部を
それぞれ示し、R=n+ikなる関係を有する。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】変更
【補正内容】
【0028】本発明において、反射防止条件を達成する
ために絶縁膜の膜厚をフォトレジスト塗膜中に形成され
る定在波の振幅比を極小となす膜厚とするのは、以下の
ような理由による。本来ならば、スイングカーブの振幅
を0とすることで、フォトレジスト塗膜の吸収光量を安
定させたいところであるが、フォトレジスト塗膜や絶縁
膜の膜厚のバラツキを考えると、このような状態とする
ことは困難である。そこで、定在波の振幅比が極小とな
る絶縁膜の膜厚を選び、見かけ上、スイングカーブの振
幅が最小の条件、即ち、定在波効果が最小の状態とす
る。絶縁膜の膜厚をこのような条件にて規定すると、
ォトレジスト塗膜の膜厚が局所的に変化しても吸収光量
の変化を小さく抑えられ、また、絶縁膜のバラツキに対
しても吸収光量の変化が小さいため、安定した形状およ
び寸法を有するレジスト・パターンが形成できる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0037
【補正方法】変更
【補正内容】
【0037】上記フォトレジスト塗膜11を解像度よく
露光するには、反射防止膜6の存在とともに、上記絶縁
膜9が反射防止条件を満たしている必要がある。この反
射防止条件を求めるには、先ず、絶縁膜9のある膜厚に
おいて、フォトレジスト塗膜11の膜厚と吸収光量との
関係を示すスイングカーブを作成し、フォトレジスト塗
膜11のある膜厚における定在波の振幅比を算出する。
次いで、上記絶縁膜9の膜厚を変化させて同様に定在波
の振幅比を算出し、これが極小となる絶縁膜9の膜厚を
求める。そして、この絶縁膜9の膜厚が、フォトレジス
ト塗膜11に発明する定在波効果を抑制する条件、即ち
反射防止条件を満たす条件である。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0038
【補正方法】変更
【補正内容】
【0038】横軸に絶縁膜9の膜厚、縦軸に定在波の振
幅比をとったグラフを図15に示す。図15より、フォ
トレジスト塗膜11中に形成される定在波の振幅比は、
上述の与えられた条件下で、絶縁膜9の膜厚が約70n
、約140nmにおいて極小となることがわかる。
【手続補正6】
【補正対象書類名】図面
【補正対象項目名】図15
【補正方法】変更
【補正内容】
【図15】
【手続補正7】
【補正対象書類名】図面
【補正対象項目名】図16
【補正方法】変更
【補正内容】
【図16】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G03F 7/11 503 7/20 521 H01L 21/027

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 反射防止膜を用いたフォトリソグラフィ
    を行って下層配線パターンを形成する工程と、 前記下層配線パターン上に前記反射防止膜を存続させた
    まま、これを光透過性を有し反射防止条件を満たす絶縁
    膜で被覆する工程と、 前記絶縁膜上にフォトレジスト塗膜を形成する工程と、 フォトリソグラフィを行って前記下層配線パターンに臨
    む接続孔のパターンを有するレジスト・パターンを形成
    する工程とを有することを特徴とするパターン形成方
    法。
  2. 【請求項2】 反射防止膜と、反射防止条件を満たす膜
    厚を有する光透過性の第1の絶縁膜との双方を用いたフ
    ォトリソグラフィを行って下層配線パターンを形成する
    工程と、 前記下層配線パターン上に前記反射防止膜と前記第1の
    絶縁膜とを存続させたまま、これを光透過性を有し該第
    1の絶縁膜と共同的に反射防止条件を満たす第2の絶縁
    膜で被覆する工程と、 前記第2の絶縁膜上にフォトレジスト塗膜を形成する工
    程と、 フォトリソグラフィを行って前記下層配線パターンに臨
    む接続孔のパターンを有するレジスト・パターンを形成
    する工程とを有することを特徴とするパターン形成方
    法。
  3. 【請求項3】 前記反射防止条件は、フォトリソグラフ
    ィに用いられる露光光が前記フォトレジスト塗膜中に形
    成する定在波の振幅比を極小となす膜厚条件であること
    を特徴とする請求項1または請求項2に記載のパターン
    形成方法。
  4. 【請求項4】 前記反射防止膜はSiON系材料膜によ
    り構成されることを特徴とする請求項1ないし請求項3
    のいずれか1項に記載のパターン形成方法。
JP33862293A 1993-12-28 1993-12-28 パターン形成方法 Withdrawn JPH07201990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33862293A JPH07201990A (ja) 1993-12-28 1993-12-28 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33862293A JPH07201990A (ja) 1993-12-28 1993-12-28 パターン形成方法

Publications (1)

Publication Number Publication Date
JPH07201990A true JPH07201990A (ja) 1995-08-04

Family

ID=18319917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33862293A Withdrawn JPH07201990A (ja) 1993-12-28 1993-12-28 パターン形成方法

Country Status (1)

Country Link
JP (1) JPH07201990A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840361A2 (en) * 1996-11-04 1998-05-06 Applied Materials, Inc. Method and apparatus for depositing a film over a substrate
WO1999050894A1 (en) * 1998-03-27 1999-10-07 Advanced Micro Devices, Inc. Thin oxide film for augmenting anti-reflectivity and eliminating resist footing
KR19990085057A (ko) * 1998-05-13 1999-12-06 윤종용 반도체 장치의 패턴 형성 방법
KR100367492B1 (ko) * 1995-11-03 2003-02-26 주식회사 하이닉스반도체 반도체소자의도전배선제조방법
JP2003332198A (ja) * 2002-05-08 2003-11-21 Fujitsu Ltd 半導体装置の製造方法
KR100463170B1 (ko) * 2002-05-21 2004-12-23 아남반도체 주식회사 반도체 소자의 반사방지막 형성방법
US6927016B2 (en) 2001-10-23 2005-08-09 Matsushita Electric Industrial Co., Ltd. Blank disc and direct stamper and its manufacturing method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367492B1 (ko) * 1995-11-03 2003-02-26 주식회사 하이닉스반도체 반도체소자의도전배선제조방법
EP0840361A2 (en) * 1996-11-04 1998-05-06 Applied Materials, Inc. Method and apparatus for depositing a film over a substrate
EP0840361A3 (en) * 1996-11-04 1998-09-30 Applied Materials, Inc. Method and apparatus for depositing a film over a substrate
US6562544B1 (en) 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
KR100513568B1 (ko) * 1996-11-04 2005-11-28 어플라이드 머티어리얼스, 인코포레이티드 기판에대한포토리소그래픽처리의정확도를개선시키는방법및장치
WO1999050894A1 (en) * 1998-03-27 1999-10-07 Advanced Micro Devices, Inc. Thin oxide film for augmenting anti-reflectivity and eliminating resist footing
KR19990085057A (ko) * 1998-05-13 1999-12-06 윤종용 반도체 장치의 패턴 형성 방법
US6927016B2 (en) 2001-10-23 2005-08-09 Matsushita Electric Industrial Co., Ltd. Blank disc and direct stamper and its manufacturing method
JP2003332198A (ja) * 2002-05-08 2003-11-21 Fujitsu Ltd 半導体装置の製造方法
JP4522040B2 (ja) * 2002-05-08 2010-08-11 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100463170B1 (ko) * 2002-05-21 2004-12-23 아남반도체 주식회사 반도체 소자의 반사방지막 형성방법

Similar Documents

Publication Publication Date Title
US6297170B1 (en) Sacrificial multilayer anti-reflective coating for mos gate formation
KR100300258B1 (ko) 집적회로패턴을반도체기판상에형성하기위한방법및구조
KR100495960B1 (ko) 반도체소자및반도체소자제조방법
US7390738B2 (en) Fabrication of semiconductor devices using anti-reflective coatings
US5677111A (en) Process for production of micropattern utilizing antireflection film
JP2000150644A (ja) 半導体デバイスの製造方法
US5643833A (en) Method of making a contact hole in a semiconductor device
KR100295426B1 (ko) 배선형성방법
US5670297A (en) Process for the formation of a metal pattern
JPH06302539A (ja) 半導体装置及び半導体装置の製造方法
JPH07201990A (ja) パターン形成方法
KR100219550B1 (ko) 반사방지막 및 이를 이용한 패턴형성방법
JP3248353B2 (ja) 反射防止膜の設計方法
JP2000106343A (ja) 半導体デバイスを製造するための方法
JP2814951B2 (ja) 半導体装置の製造方法
JP3339156B2 (ja) 微細パターンの製造方法と半導体装置の製造方法
JPH07307333A (ja) パターン形成方法
JP3339153B2 (ja) 半導体装置の製造方法
JPH04144230A (ja) 半導体装置及びその製造方法
KR100269330B1 (ko) 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
JP3608978B2 (ja) 半導体装置の製造方法
US5897376A (en) Method of manufacturing a semiconductor device having a reflection reducing film
JP3319157B2 (ja) 半導体装置の製造方法
JP2000040739A (ja) 半導体装置の製造方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306