KR100300258B1 - 집적회로패턴을반도체기판상에형성하기위한방법및구조 - Google Patents

집적회로패턴을반도체기판상에형성하기위한방법및구조 Download PDF

Info

Publication number
KR100300258B1
KR100300258B1 KR1019940015963A KR19940015963A KR100300258B1 KR 100300258 B1 KR100300258 B1 KR 100300258B1 KR 1019940015963 A KR1019940015963 A KR 1019940015963A KR 19940015963 A KR19940015963 A KR 19940015963A KR 100300258 B1 KR100300258 B1 KR 100300258B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor substrate
silicon
silicon nitride
forming
Prior art date
Application number
KR1019940015963A
Other languages
English (en)
Other versions
KR950004370A (ko
Inventor
베르나드제이.로만
비치옌구옌
찬드라세카람라미아
Original Assignee
비센트 비.인그라시아, 알크 엠 아헨
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 알크 엠 아헨, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아, 알크 엠 아헨
Publication of KR950004370A publication Critical patent/KR950004370A/ko
Application granted granted Critical
Publication of KR100300258B1 publication Critical patent/KR100300258B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70583—Speckle reduction, e.g. coherence control or amplitude/wavefront splitting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 기판(12)상의 반사 물질 위에서 발생한 포토레지스트 패턴(22)의 반사 노칭은 실리콘이 풍부한 실리콘 질화물의 반사 방지층(20)을 사용하므로써 최소화된다. 실리콘이 풍부한 실리콘 질화물층은 반사 물질 위에 형성되고 포토레지스트 층은 실리콘이 풍부한 실리콘 질화물 위에 형성된다. 그런다음 포토레지스트층은 집적 회로 패턴(22)을 형성하기 위해 사진 인쇄술적으로 패턴된다. 실리콘이 풍부한 실리콘 질화물층은 0.25 보다 큰 흡수 지수를 가지고, 자외선과 강한 자외선 노광 파장을 갖는 포토리도그래픽 패턴 시스템의 반사 방지층으로 사용된다.

Description

반도체 기판상에 집적 회로 패턴을 형성하기 위한 방법 및 소자 구조
제1도 내지 제3도는 본 발명의 일 실시예에 따른 공정 단계를 도시한 단면도.
제4도는 본 발명의 다른 실시예에 따른 공정 단계를 도시한 단면도.
제5도는 본 발명의 또다른 실시예에 따른 공정 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
12 : 반도체 기판 16 : 유전체층
18 : 소자층 20 : 반사 방지층
22 : 집적회로 패턴 24 : 절연층
[발명의 분야]
본 발명은 일반적으로 반도체 소자에 관한 것으로, 특히, 반도체 기판상에 집적 회로 패턴(intergrated circuit pattern) 또는 포토레지스트(photoresist) 페턴을 형성하기 위한 방법 및 소자 구조에 관한 것이다.
[발명의 배경]
폴리실리콘, 알루미늄 및 금속 실리사이드와 같은 높은 반사 물질의 폭넓은 용도와 결합된 형상을 감소시키는 집적 회로를 향한 반도체 산업의 연속적인 진행은 포토리도그래픽(photolithographic) 패턴 문제를 해결하기 위한 것이다. 포토레지스트(photoresist) 패턴 공정중에 상기 하부 반사 물질의 불필요한 반사는 최종 포토레지스트 패턴을 왜곡시킨다. 이 문제는 자외선(UV)과 강한 자외선(DUV) 노광 파장(exposure wavelength)을 갖는 포토리도그래픽 영상 툴(imaging tool)이 포토레지스트 패턴을 발생시킬 때 더 혼합된다. 비록 더 짧은 영상 파장이 회절(diffact ion) 한계를 최소화하기 위해 개량된 해상도(resolution)를 가질지라도. 포토레지스트에서 발생된 최종 패턴은 이들 파장에서 증가된 광학 금속 성질의 하부 반사 물질로 인해 하부 물질로부터 제어되지 않은 반사 효과에 의해 쉽게 손상된다. 더욱이. 포토레지스트 패턴은 하부 반사 물질의 토폴로지(topology)가 변경되는 영역에서 특히 저하된다. 이들 계단식 영역에서 하부 물질로부터의 반사 강도는 종종 향상되고 계단식 영역 부근에서 국부적으로 왜곡된 포토레지스터 패턴 또는 "반사 노칭(reflective notching)"을 초래한다. 따라서, 반도체 기판 위의 서브미크론(submicron) 포토레지스트 패턴의 형성이 달성되기 어렵고, 그결과 서브미크론 형상을 갖는 향상된 집적 회로(integrated circuit)의 제조가 제한된다.
따라서, 변화하는 토포그래피(topography)를 위에 놓는 포토레지스트층에 서브미크론 집적 회로 패턴을 형성하는 방법에 대한 요구가 존재하며 높은 반사 물질이 반도체 기판상에 있다.
[발명의 요약]
집적 회로 패턴을 반도체 기판상에 형성하기 위한 방법의 상기 문제는 본 발명에 의해 해결된다. 본 발명의 일실시예에서, 반도체 기판이 제공된다. 그런다음, 소자층(device layer)이 반도체 기판의 주표면 위에 형성된다. 흡수 지수(absorpt ive index)를 갖는 반사 방지층(anti-reflextive layer)이 소자층(device layer) 위에 형성된다. 상기 반사 방지층은 실리콘과 질소를 함유하는 무기(inorganic) 유전체 물질이다. 그런다음, 포토레지스트층이 반사 방지층 위에 형성된다. 포토레지스트층은 집적 회로 패턴을 형성하기 위해 전자기 복사(electromagnetic radiation)의 선택된 파장으로 패턴되고, 상기 반사 방지층의 흡수 지수는 선택된 파장에서 0.05 보다 크다. 본 발명의 다른 특징은 집적 회로를 제조하기 위해 유용한 소자 구조를 포함한다.
이들 및 다른 특징과 장점은 첨부된 도면을 참조로 설명한 하기 기술로부터 더 명확하게 이해될 것이다.
[양호한 실시예의 상세한 설명]
제1도 내지 제3도는 본 발명의 일실시예에 따른 공정 단계의 단면도를 도시하고 있으며, 집적 희로 패턴(integrated circuit pattern)이 반도체 기판상에 형성된다. 제1도에는 반도체 기판(12)과, 반도체 기판(12)의 주표면(14) 위에 있는 유전체층(16) 및 유전체층(16) 위에 있는 소자층(device layer : 18)을 포함하는 집적 회로 구조의 일부분(10)이 도시되어 있다. 반도체 기판(12)은 단일 크리스탈 실리콘 기판, 실리콘 온(on) 절연체(SOI) 기판, 실리콘 온 사파이어(SOS)기판, 갈륨 비화물(gillium arsenide) 기판 등일 수 있다. 유전체층(16)은 열성장이산화실리콘, 도핑된 이산화실리콘, 도핑되지 않은 이산화실리콘, 산화질화물, 질화실리콘 등일 수 있고, 종래의 증착 또는 산화 기술을 사용하여 형성될 수 있다. 소자층(18)은 스퍼터링(sputtering), 화학 증착(Chemical vapor deposition) 또는 플라즈마(plasma) 증착 등과 같은 종래의 증착 기술을 사용하여 반도체 기판(12)상에 형성된다. 또한, 여러가지 적용에서 유전체층(16)이 선택적일 수 있고. 소자층(18)은 주표면(14)상에 집적 형성된다. 소자층(18)은 폴리실리콘, 텅스텐, 텅스텐 실리사이드, 티타늄 실리사이드 또는, 코발트 실리사이드와 같은 전도성 물질이다. 대안적으로, 소자층(18)은 알루미늄, 알루미늄 합금 또는 폴리실리콘층상에 있는 금속 실리사이드층을 포함하는 합성층일 수 있다.
제2도에서, 실리콘과 질소를 함유하는 무기 유전체 물질은 반사 방지층(anti-reflective layer ; 20)을 형성하기 위해 소자층(18)상에 증착된다. 반사방지층(20)은 하부 소자층(18)의 반사율을 감소시키고, 연속 포토레지스트 패터닝공정에서 사용하는 노광 파장(exposure wavelength ; 1)에 따른 흡수 지수(absorptive index ; K)를 갖는다. 본 명세서에서 한정된 바와 같이 흡수 지수(K)는 굴절(refraction) 지수의 허수부(imaginary part)이다. 선택된 노광 파장에 의하면, 반사 방지층(20)은 0.05 보다 더 큰 흡수 지수, 양호하게는 0.25 보다 더 큰 흡수 지수를 갖는다. 반사 방지층(20)은 5 나노메터보다 더 큰 두께(t)를 갖는다.
반사 방지층의 최적 두께는 하기식에 의해 계산된다.
t=(2m+1) 1/4n
여기서, t 는 반사 방지층의 두께
1 는 노광 파장
n 은 1 의 반사 방지층의 굴절 지수
m 은 1, 2, 3 등과 같은 O 또는 양의 정수(positive integer)
반사 반지층(20)의 홉수 지수와 두께 모두는 하부 소자층(18)의 반사율을 감소시키기 위해 사용된다. 반사 방지층(20)은 암모니아(NH3)와 이염화실란(dichorosilane : SiCl2H2)을 사용하여 화학적으로 증착된 실리콘이 풍부한 실리콘 질화막이다. 대략 1 대 6인 암모니아(17sccm) 대 이염화실란(100sccm) 유동율과. 대략 720℃의 증착 온도 및, 300 밀리토르(milltorr)의 증착 압력을 사용하면, 실리콘이 풍부한 실리콘 질화막은 0.05 보다 큰 흡수 지수로 증착된다. 또한. 적합한 흡수 지수를 갖는 실리콘이 풍부한 실리콘 질화막은 또한 실란(SiH4)과 같은 다른 증착 조건과 증착 가스를 사용하여 증착된다. 더욱이, 수용가능한 흡수 지수를 갖는 실리콘이 풍부한 실리콘 질화막은 또한 플라즈마 공정을 사용하여 증착된다. 예를들면, 플라즈마 증착 공정은 알루미늄 또는 알루미늄 합금층 위에 실리콘이 풍부한 실리콘 질화물층을 형성하기 위해 사용된다. 상술한 바와 같이, 반사 방지층(20)의 흡수 지수와 두께는 하부 물질의 반사율을 최소화하기 위해 사용된다. 예를들면, 248 나노메터의 노광 파장에서 약 0.34의 흡수 지수를 갖는 대략 500옹스트롬(angstrom)의 실리콘이 풍부한 실리콘 질화물은 폴리실리콘과 텅스텐 폴리사이드와 같은 하부 물질의 반사율을 포토레지스트층의 바닥면에서 15% 이하로 감소시킨다. 더욱이, 248 나노메터의 노광 파장에서 대략 0.34 의 흡수 지수를 갖는 대략 250옹스트롬의 실리콘이 풍부한 실리콘 질화물은 폴리실리콘과 텅스텐 폴리사이드와 같은 하부 물질의 반사율을 포토레지스트층의 바닥면에서 5% 이하로 감소시킨다.
제3도에서, 포토레지스트층은 반사 방지층(20) 위에 형성된다. 이 포토레지스트층은 종래 스핀-코팅(spin-coating) 기술을 사용하여 양호하게 증착된다. 대안적으로, 다른 기술이 또한 포토레지스트층을 증착하기 위해 사용된다. 증착후에, 포토레지스트 층은 종래 포토리도그래픽 기술을 사용하여 패턴되고 이결과 집적 회로패턴(22)이 형성된다. 집적 회로 패턴(22)은 436, 365 또는 248 나노메터와 같은 440 나노메터 이하의 노광 파장을 갖는 전자기 복사(electromagnetic radiation)를 사용하여 양호하게 형성된다. 이러한 형성 후에, 집적 회로 패턴(22)은 집적 회로 제조중에 마스크로써 사용된다.
제4도는 본 발명의 다른 실시예의 단면도를 도시하고 있다. 제4도에는 절연층(24)이 집적 회로 패턴(20)의 형성전에 반사 방지층(20) 위에 형성되는 집적회로 구조의 일부분(15)이 도시되어 있다. 절연층은 도핑된 이산화실리콘, 도핑되지 않은 이산화실리콘 등일 수 있고, 종래의 증착 또는 산화기술을 사용하여 형성된다.
제5도는 본 발명의 또다른 실시예의 단면도를 도시하고 있다. 제5도에는 절연층(26)이 반사 방지층(20)의 형성전에 소자층(18) 위에 형성되는 집적 회로구조의 일부가 도시되어 있다. 절연층(26)은 열성장 이산화실리콘, 도핑된 이산화실리콘. 도핑되지 않은 이산화실리콘 등일 수 있고, 종래의 증착 또는 산화기술을 사용하여 형성된다.
본 명세서에 포함된 상기 설명과 도시는 본 발명에 따른 많은 장점을 설명한다. 특히, 실리콘과 질소를 포함하는 반사 방지층은 집적 회로를 포토리도그래픽으로 패턴하기 위해 사용된다. 특히, 실리콘이 풍부한 실리콘 질화물은 폴리실리콘, 금속 및 금속 실라사이드와 같은 하부 물질의 반사율을 5% 이하로 감소시키기 위해 사용된다. 더욱이, 실리콘이 풍부한 실리콘 질화물의 증가된 흡수율은 248 나노메터와 같은 짧은 노광 파장의 반사 방지층으로 효과적으로 사용된다. 따라서, 실리콘이 풍부한 실리콘 질화물은 자외선(ultraviolet)과 강한 자외선 노광 파장을 사용하여 발생된 서브미크론(submicron) 포토레지스트 패턴에서 패턴 왜곡(distortion) 또는 "반사 노칭(notching)"을 감소하기 위해 사용되고, 따라서 서브미크론 포토리도그래픽 패턴 공정에 적합하다. 따라서, 실리콘이 풍부한 실리콘 질화물은 전도성이 없고, 다른 공정 단계에서 제거되지 않는다. 또한. 실리콘이 풍부한 실리콘 질화물은 종래 에칭 기술을 사용하여 에칭된다. 따라서, 실리콘이 풍부한 실리콘 질화물 반사 방지층은 현행 반도체 제조 공정에 적합하다. 더욱이, 화학증착에 의해 증착된 실리콘이 풍부한 실리콘 질화막은 또한 저 수소 함량을 갖는다. 따라서, 이것은 수소의 고농도를 함유하는 막에 의해 반대로 실행되는 것이 공지된 서브미크론 트랜지스터의 형성에 적합하다. 또한, 화학적으로 증착된 실리콘이 풍부한 실리콘 질화물은 동일하고 반도체 기판을 가로질러 10% 이하의 균일한 두께로 증착된다. 따라서, 이것은 최소 "반사 노칭" 또는 패턴 왜곡의 포토레지스트 패턴이 반도체 기판을 가로질러 균일하게 발생되는 것을 허용한다.
따라서, 본 발명에 따라 상술한 장점과 필요성을 충분히 만족시키는 반도체기판상에 집적 회로 패턴을 형성하기 위한 방법을 제공하는 것이 명백하다. 비록 본 발명이 특정 실시예를 참조로 기술하고 도시하였을지라도, 본 발명은 이들 실시예에만 제한되지는 않는다. 본 기술분야에 숙련된 자들은 다양한 변경과 수정이 본 발명의 정신으로부터 벗어남 없이 가능하다는 것을 인식하고 있다. 예를들면, 1 대 6 이외의 암모니아 대 이염화실란 유동율은 적합한 흡수 지수를 갖는 실리콘이 풍부한 실리콘 질화물을 형성하기 위해 사용된다. 따라서, 본 발명은 재인용된 특정 증착 조건에 제한되지 않는다. 또한 본 발명은 암모니아와 이염화실란에 제한되지 않는다. 다른 증착 가스는 실리콘이 풍부한 실리콘 질화막을 형성하기 위해 사용된다. 또한 본 발명은 화학적으로 증착된 실리콘이 풍부한 실리콘 질화막에 어떤 방법으로 제한되지 않는다는 것이 중요하다. 이들 막은 플라즈마 증착 공정을 사용하여 증착된다. 더욱이, 비록 436, 365 및 248 나노메터와 같은 특정 노광 파장이 기술되었을지라도, 본 발명은 이들 노광 파장에 제한되지 않는다. 따라서 , 본 발명은 첨부된 청구범위 정신내에서 상기 모든 변경과 수정을 포함함을 이해할 수 있다.

Claims (6)

  1. 반도체 기판상에 포토레지스트 패턴을 형성하기 위한 방법에 있어서. 반도체 기판을 제공하는 단계와, 상기 반도체 기판위에 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층위에 실리콘이 풍부한 실리콘 질화물의 반사 방지층을 형성하는 단계와, 실리콘이 풍부한 실리콘 질화물의 상기 반사 방지층위에 포토레지스트층을 형성하는 단계 및, 포토레지스트 패턴을 형성하기 위해 440 나노메타 이하의 노광 파장을 갖는 전자기 복사로 상기 포토레지스트층의 일부를 노광시키는 단계를 포함하고, 실리콘이 풍부한 실리콘 질화물의 상기 반사 방지층은 이염화실란과 암모니아를 함유하는 증착 분위기에서 플라즈마를 사용함없이 증착되고, 440 나노메타 이하의 노광 파장에서 0.05 이상의 흡수 지수를 갖는 것을 특징으로 하는 반도체 기판상에 포토레지스트 패턴을 형성하기 위한 방법.
  2. 반도체 기판상에 포토레지스트 패턴을 형성하기 위한 방법에 있어서, 반도체 기판을 제공하는 단계와, 상기 반도체 기판위에 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층위에 금속 질화물층을 형성하는 단계와, 상기 금속 질화물층위에 실리콘이 풍부한 실리콘 질화물의 반사 방지층을 증착하는 단계와, 실리콘이 풍부한 실리콘 질화물의 상기 반사 방지층위에 포토레지스트층을 형성하는 단계 및, 포토레지스트 패턴을 형성하기 위해 248 나노메터의 노광 파장을 갖는 전자기 복사로 상기 포토레지스트층의 일부를 노광시키는 단계를 포함하고, 실리콘이 풍부한 실리콘 질화물의 상기 반사 방지층은 이염화실란과 암모니아를 함유하는 증착 분위기에서 플라즈마를 사용함없이 증착되고, 248 나노메터의 노광 파장에서 0.25 이상의 흡수 지수를 갖는 것을 특징으로 하는 반도체 기판상에 포토레지스트 패턴을 형성하기 위한 방법.
  3. 반도체 기판상에 포토레지스트 패턴을 형성하기 위한 방법에 있어서, 반도체 기판을 제공하는 단계와, 상기 반도체 기판위에 유전체층을 형성하는 단계와, 상기 유전체층위에 폴리실리콘층을 형성하는 단계와. 상기 폴리실리콘층위에 실리콘이 풍부한 실리콘 질화물의 반사 방지층을 증착하는 단계와. 실리콘이 풍부한 실리콘 질화물의 상기 반사 방지층위에 포토레지스트층을 형성하는 단계 및, 포토레지스트 패턴을 형성하기 위해 248 나노메터의 노광 파장을 갖는 전자기 복사로 상기 포토레지스트층의 일부를 노광시키는 단계를 포함하고, 실리콘이 풍부한 실리콘 질화물의 상기 반사 방지층은 이염화실란과 암모니아를 함유하는 증착 분위기에서 플라즈마를 사용함없이 증착되고, 248 나노메터의 노광 파장에서 0.25 이상의 흡수 지수를 갖는 것을 특징으로 하는 반도체 기판상에 포토레지스트 패턴을 형성하기 위한 방법.
  4. 반도체 기판과, 상기 반도체 기판위의 전도체층과, 상기 전도체층위의 절연층과, 상기 절연층위의 비플라즈마 보조 실리콘이 풍부한 실리콘 질화물의 반사 방지층 및, 상기 반사 방지층위의 포토레지스트층을 포함하고. 상기 반사 방지층은 440 나노메터 이하의 전자기 복사 파장에서 0.05 이상의 흡수 지수를 갖는 집적 회로를 제조하기 위한 소자 구조.
  5. 반도체 기판과, 상기 반도체 기판위의 소자층과, 상기 소자층위의 비플라즈마 보조 실리콘이 풍부한 실리콘 질화물의 반사 방지층 및, 상기 반사 방지층위의 포토레지스트층을 포함하고, 상기 반사 방지층은 440 나노메터 이하의 전자기 복사 파장에서 0.05 이상인 흡수 지수를 가지며, 5 나노메터 이상으로부터 대략 50 나노메터까지의 두께를 갖는 것을 특징으로 하는 집적 회로를 제조하기 위한 소자 구조.
  6. 반도체 기판과, 상기 반도체 기판위의 전도체층과, 상기 전도체층위의 비플라즈마 보조 실리콘이 풍부한 실리콘 질화물의 반사방지층과, 상기 반사 방지층위의 절연층 및, 상기 절연층위의 포토레지스트층을 포함하고, 상기 반사 방지층은 440 나노메터 이하의 전자기 복사 파장에서 0.05 이상의 흡수 지수를 갖는 집적 회로를 제조하기 위한 소자 구조.
KR1019940015963A 1993-07-06 1994-07-05 집적회로패턴을반도체기판상에형성하기위한방법및구조 KR100300258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US086,268 1987-08-20
US08/086,268 US5378659A (en) 1993-07-06 1993-07-06 Method and structure for forming an integrated circuit pattern on a semiconductor substrate

Publications (2)

Publication Number Publication Date
KR950004370A KR950004370A (ko) 1995-02-17
KR100300258B1 true KR100300258B1 (ko) 2001-11-30

Family

ID=22197423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015963A KR100300258B1 (ko) 1993-07-06 1994-07-05 집적회로패턴을반도체기판상에형성하기위한방법및구조

Country Status (4)

Country Link
US (3) US5378659A (ko)
EP (1) EP0638922A1 (ko)
JP (1) JPH07130650A (ko)
KR (1) KR100300258B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513568B1 (ko) * 1996-11-04 2005-11-28 어플라이드 머티어리얼스, 인코포레이티드 기판에대한포토리소그래픽처리의정확도를개선시키는방법및장치

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2791525B2 (ja) * 1992-04-16 1998-08-27 三菱電機株式会社 反射防止膜の選定方法およびその方法により選定された反射防止膜
US5580815A (en) * 1993-08-12 1996-12-03 Motorola Inc. Process for forming field isolation and a structure over a semiconductor substrate
KR100366910B1 (ko) * 1994-04-05 2003-03-04 소니 가부시끼 가이샤 반도체장치의제조방법
US5441914A (en) * 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
TW388083B (en) * 1995-02-20 2000-04-21 Hitachi Ltd Resist pattern-forming method using anti-reflective layer, resist pattern formed, and method of etching using resist pattern and product formed
US5525542A (en) * 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating
US5918147A (en) * 1995-03-29 1999-06-29 Motorola, Inc. Process for forming a semiconductor device with an antireflective layer
US6022799A (en) * 1995-06-07 2000-02-08 Advanced Micro Devices, Inc. Methods for making a semiconductor device with improved hot carrier lifetime
US5710067A (en) * 1995-06-07 1998-01-20 Advanced Micro Devices, Inc. Silicon oxime film
US5750442A (en) * 1995-09-25 1998-05-12 Micron Technology, Inc. Germanium as an antireflective coating and method of use
JPH09129732A (ja) * 1995-10-31 1997-05-16 Nec Corp 半導体装置の製造方法
US5672243A (en) * 1995-11-28 1997-09-30 Mosel Vitelic, Inc. Antireflection coating for highly reflective photolithographic layers comprising chromium oxide or chromium suboxide
KR970051923A (ko) * 1995-12-29 1997-07-29
FR2749973B1 (fr) 1996-06-13 1998-09-25 France Telecom Procede de gravure de la grille en technologie mos utilisant un masque dur a base de sion
KR100252038B1 (ko) * 1996-08-21 2000-04-15 윤종용 반도체 장치 제조 방법
US5841179A (en) * 1996-08-28 1998-11-24 Advanced Micro Devices, Inc. Conductive layer with anti-reflective surface portion
KR100243266B1 (ko) * 1996-10-24 2000-03-02 윤종용 (Ge,Si)Nx반사방지막및이를이용한패턴형성방법
US5948598A (en) * 1996-10-31 1999-09-07 Taiwan Semiconductor Manufacturing Company Ltd. Anti-reflective silicon nitride film using in-situ deposition
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
US6090686A (en) * 1997-06-18 2000-07-18 Lucent Technologies, Inc. Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
US6501188B1 (en) * 1997-07-03 2002-12-31 Micron Technology, Inc. Method for improving a stepper signal in a planarized surface over alignment topography
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6121133A (en) 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US5851927A (en) * 1997-08-29 1998-12-22 Motorola, Inc. Method of forming a semiconductor device by DUV resist patterning
US5924000A (en) * 1997-09-19 1999-07-13 Vanguard International Semiconductor Corporation Method for forming residue free patterned polysilicon layer containing integrated circuit structures
US6291356B1 (en) 1997-12-08 2001-09-18 Applied Materials, Inc. Method for etching silicon oxynitride and dielectric antireflection coatings
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6066567A (en) * 1997-12-18 2000-05-23 Advanced Micro Devices, Inc. Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US6184073B1 (en) 1997-12-23 2001-02-06 Motorola, Inc. Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region
KR19990055188A (ko) * 1997-12-27 1999-07-15 김영환 감광막 패턴 형성을 위한 반사방지막
US6117619A (en) 1998-01-05 2000-09-12 Micron Technology, Inc. Low temperature anti-reflective coating for IC lithography
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
TW392206B (en) 1998-03-25 2000-06-01 Vanguard Int Semiconduct Corp Oxynitride anti-reflective coating for a polysilicon substrate
US6174810B1 (en) 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US6461970B1 (en) * 1998-06-10 2002-10-08 Micron Technology, Inc. Method of reducing defects in anti-reflective coatings and semiconductor structures fabricated thereby
US6187667B1 (en) 1998-06-17 2001-02-13 Cypress Semiconductor Corp. Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
US6297170B1 (en) 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
US6121098A (en) * 1998-06-30 2000-09-19 Infineon Technologies North America Corporation Semiconductor manufacturing method
US6294459B1 (en) 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
DE19852852A1 (de) * 1998-11-11 2000-05-18 Inst Halbleiterphysik Gmbh Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren
US7061075B1 (en) 1998-11-25 2006-06-13 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US6821883B1 (en) 1998-11-25 2004-11-23 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US6255717B1 (en) 1998-11-25 2001-07-03 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US6297092B1 (en) * 1998-12-02 2001-10-02 Micron Technology, Inc. Method and structure for an oxide layer overlaying an oxidation-resistant layer
US6326231B1 (en) * 1998-12-08 2001-12-04 Advanced Micro Devices, Inc. Use of silicon oxynitride ARC for metal layers
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
KR100881472B1 (ko) 1999-02-04 2009-02-05 어플라이드 머티어리얼스, 인코포레이티드 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6153541A (en) * 1999-02-23 2000-11-28 Vanguard International Semiconductor Corporation Method for fabricating an oxynitride layer having anti-reflective properties and low leakage current
US6444588B1 (en) 1999-04-26 2002-09-03 Micron Technology, Inc. Anti-reflective coatings and methods regarding same
US6214721B1 (en) * 1999-05-27 2001-04-10 National Semiconductor Corp. Method and structure for suppressing light reflections during photolithography exposure steps in processing integrated circuit structures
US6235653B1 (en) 1999-06-04 2001-05-22 Taiwan Semiconductor Manufacturing Company Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
KR100541671B1 (ko) * 1999-06-23 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6258734B1 (en) 1999-07-16 2001-07-10 Vanguard International Semiconductor Corporation Method for patterning semiconductor devices on a silicon substrate using oxynitride film
US6355546B1 (en) * 1999-08-11 2002-03-12 Advanced Micro Devices, Inc. Thermally grown protective oxide buffer layer for ARC removal
US6107177A (en) * 1999-08-25 2000-08-22 Siemens Aktienesellschaft Silylation method for reducing critical dimension loss and resist loss
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
JP3498022B2 (ja) * 1999-10-15 2004-02-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7192836B1 (en) * 1999-11-29 2007-03-20 Advanced Micro Devices, Inc. Method and system for providing halo implant to a semiconductor device with minimal impact to the junction capacitance
US20040030598A1 (en) * 1999-11-30 2004-02-12 Boal Steven R. Electronic coupon distribution system
US20020015910A1 (en) * 2000-01-12 2002-02-07 William Roberts Anti-reflective coating conformality control
US6395644B1 (en) * 2000-01-18 2002-05-28 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device using a silicon-rich silicon nitride ARC
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
EP1174911A3 (en) * 2000-06-05 2003-09-10 Applied Materials, Inc. Silicon nitride as anti-reflective coating
JP2002164518A (ja) * 2000-11-28 2002-06-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7172960B2 (en) * 2000-12-27 2007-02-06 Intel Corporation Multi-layer film stack for extinction of substrate reflections during patterning
US6424009B1 (en) * 2001-05-04 2002-07-23 Advanced Micro Devices, Inc. Polysilicon insulator material in semiconductor-on-insulator (SOI) structure
US20020197835A1 (en) * 2001-06-06 2002-12-26 Sey-Ping Sun Anti-reflective coating and methods of making the same
US6841491B1 (en) * 2001-11-08 2005-01-11 Cypress Semiconductor Corporation In situ deposition of a nitride layer and of an anti-reflective layer
US6664177B1 (en) 2002-02-01 2003-12-16 Taiwan Semiconductor Manufacturing Company Dielectric ARC scheme to improve photo window in dual damascene process
US20030228755A1 (en) * 2002-06-07 2003-12-11 Esry Thomas Craig Method for metal patterning and improved linewidth control
US7211479B2 (en) * 2004-08-30 2007-05-01 Micron Technology, Inc. Silicon rich barrier layers for integrated circuit devices
US6903425B2 (en) * 2002-08-05 2005-06-07 Micron Technology, Inc. Silicon rich barrier layers for integrated circuit devices
US7887875B2 (en) * 2002-09-30 2011-02-15 Texas Instruments Incorporated Method to reduce photoresist poisoning
US6908852B2 (en) * 2003-01-29 2005-06-21 Freescale Semiconductor, Inc. Method of forming an arc layer for a semiconductor device
US7365014B2 (en) * 2004-01-30 2008-04-29 Applied Materials, Inc. Reticle fabrication using a removable hard mask
DE102004007414A1 (de) * 2004-02-16 2005-09-08 Infineon Technologies Ag EUV-Lithographieverfahren mit Verwendung von Absorberschichten
US7915175B1 (en) 2004-06-25 2011-03-29 Cypress Semiconductor Corporation Etching nitride and anti-reflective coating
US7504652B2 (en) * 2005-07-13 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change random access memory
US7884023B1 (en) * 2005-09-12 2011-02-08 National Semiconductor Corporation System and method for using siliciding PECVD silicon nitride as a dielectric anti-reflective coating and hard mask
KR100840660B1 (ko) * 2006-09-08 2008-06-24 동부일렉트로닉스 주식회사 ＫｒＦ 광원을 이용한 반도체 소자의 제조 방법
DE102009012546A1 (de) 2009-03-10 2010-09-23 X-Fab Semiconductor Foundries Ag Modifizierte Siliziumnitridschicht mit multivalentemn Eigenschaften zur Anwendung bei der Fertigung von fotoempfindlichen Bauelementen
US10050035B2 (en) 2014-01-17 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making protective layer over polysilicon structure
KR20210094462A (ko) * 2020-01-20 2021-07-29 에이에스엠 아이피 홀딩 비.브이. 전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846635A (ja) * 1981-09-14 1983-03-18 Toshiba Corp 半導体素子パタ−ン形成法
JPS596540A (ja) * 1982-07-05 1984-01-13 Toshiba Corp 半導体装置の製造方法
US4592128A (en) * 1984-06-04 1986-06-03 Inmos Corporation Method for fabricating integrated circuits with polysilicon resistors
US5072275A (en) * 1986-02-28 1991-12-10 Fairchild Semiconductor Corporation Small contactless RAM cell
JPS61290721A (ja) * 1985-06-19 1986-12-20 Matsushita Electronics Corp 半導体装置の製造方法
US4652339A (en) * 1986-02-24 1987-03-24 The United States Of America As Represented By The Secretary Of The Air Force CCD gate definition process
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
ATE123345T1 (de) * 1989-01-23 1995-06-15 Siemens Ag Verfahren zum herstellen einer siliziumnitridschicht, wie sie als antireflexschicht in photolithographieprozessen bei der herstellung hochintegrierter halbleiterschaltungen verwendet wird.
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US4971655A (en) * 1989-12-26 1990-11-20 Micron Technology, Inc. Protection of a refractory metal silicide during high-temperature processing using a dual-layer cap of silicon dioxide and silicon nitride
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5135877A (en) * 1990-10-09 1992-08-04 Eastman Kodak Company Method of making a light-emitting diode with anti-reflection layer optimization
JPH0574958A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置およびその製造方法
JP2791525B2 (ja) * 1992-04-16 1998-08-27 三菱電機株式会社 反射防止膜の選定方法およびその方法により選定された反射防止膜
TW349185B (en) * 1992-08-20 1999-01-01 Sony Corp A semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513568B1 (ko) * 1996-11-04 2005-11-28 어플라이드 머티어리얼스, 인코포레이티드 기판에대한포토리소그래픽처리의정확도를개선시키는방법및장치

Also Published As

Publication number Publication date
EP0638922A1 (en) 1995-02-15
KR950004370A (ko) 1995-02-17
JPH07130650A (ja) 1995-05-19
US5539249A (en) 1996-07-23
US5639687A (en) 1997-06-17
US5378659A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
KR100300258B1 (ko) 집적회로패턴을반도체기판상에형성하기위한방법및구조
US6297170B1 (en) Sacrificial multilayer anti-reflective coating for mos gate formation
US5674356A (en) Method for forming a semiconductor device in which an anti reflective layer is formed by varying the composition thereof
US5525542A (en) Method for making a semiconductor device having anti-reflective coating
US5677111A (en) Process for production of micropattern utilizing antireflection film
JP3321100B2 (ja) 半導体デバイスにおける反射防止層の形成方法
JP3342164B2 (ja) 半導体装置およびその製造方法
JP3542118B2 (ja) 非反射物質層の形成及びこれを利用した半導体製造方法、及びトランジスタゲートスタックの形成方法
US6258725B1 (en) Method for forming metal line of semiconductor device by (TiA1)N anti-reflective coating layer
US6620745B2 (en) Method for forming a blocking layer
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
US5986318A (en) (Ge,Si) Nx anti-reflective compositions and integrated circuit devices comprising the same
US6429525B2 (en) Interconnect structure having improved resist adhesion
US5643833A (en) Method of making a contact hole in a semiconductor device
US6153541A (en) Method for fabricating an oxynitride layer having anti-reflective properties and low leakage current
KR100219550B1 (ko) 반사방지막 및 이를 이용한 패턴형성방법
US6479401B1 (en) Method of forming a dual-layer anti-reflective coating
US6117619A (en) Low temperature anti-reflective coating for IC lithography
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
JPS5846635A (ja) 半導体素子パタ−ン形成法
US20070119813A1 (en) Gate patterning method for semiconductor processing
JP3339156B2 (ja) 微細パターンの製造方法と半導体装置の製造方法
US20010027021A1 (en) Method for patterning semiconductor devices on a silicon substrate using oxynitride film
JPH07201990A (ja) パターン形成方法
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 14

EXPY Expiration of term