KR20210094462A - 전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템 - Google Patents

전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템 Download PDF

Info

Publication number
KR20210094462A
KR20210094462A KR1020210001332A KR20210001332A KR20210094462A KR 20210094462 A KR20210094462 A KR 20210094462A KR 1020210001332 A KR1020210001332 A KR 1020210001332A KR 20210001332 A KR20210001332 A KR 20210001332A KR 20210094462 A KR20210094462 A KR 20210094462A
Authority
KR
South Korea
Prior art keywords
substrate
reaction chamber
silicon nitride
hydrogen
nitrogen
Prior art date
Application number
KR1020210001332A
Other languages
English (en)
Inventor
오렐리 쿠로다
료코 장
마사키 토쿠나가
링-치 황
마코토 이가라시
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20210094462A publication Critical patent/KR20210094462A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

실리콘 질화물을 표면 상에 증착하기 전에 표면을 전처리하기 위한 방법 및 시스템이 개시된다. 예시적인 방법은, 질소와 수소를 포함한 하나 이상의 가스로부터 형성된 활성화된 종에 표면을 노출시킴으로써 표면을 전처리하는 단계를 포함한다. 전처리 단계는, 실리콘을 포함한 가스에 표면을 노출시키는 단계를 추가로 포함할 수 있다.

Description

전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템{METHOD FOR DEPOSITION OF SILICON NITRIDE LAYER USING PRETREATMENT, STRUCTURE FORMED USING THE METHOD, AND SYSTEM FOR PERFORMING THE METHOD}
본 개시는 일반적으로 박막을 형성하는 방법, 및 상기 박막을 포함하는 구조체에 관한 것이다. 보다 구체적으로, 본 개시는 실리콘 질화물 층을 증착하는 방법, 이들 층을 포함하는 구조체, 및 상기 층을 증착하기 위한 장치에 관한 것이다.
실리콘 질화물 막을 사용하여 형성된 특징부는 다양한 응용예에 사용된다. 예를 들어, 이러한 특징부는 전자 소자의 형성시 절연 영역으로서, 식각 정지 영역으로서, 스페이서로서, 트렌치 구조를 보호하기 위해, 그리고 내식각 보호 영역으로서 사용될 수 있다.
일부 응용에서, 기판의 표면 상에 비교적 얇고-예를 들어, 10 nm 미만 또는 5 nm 미만 두께-그리고 균일한 실리콘 질화물 막을 증착하는 것이 바람직할 수 있다. 또한, 기판의 표면 상의 3차원 표면 위에 균일한 두께의 막을 증착하는 것이 종종 바람직하다.
플라즈마 강화 증착은, 예를 들어 증착 온도를 감소시키고/감소시키거나 증착 속도를 증가시키기 위해 실리콘 질화물 막을 증착하기 위해 여러 응용 분야에서 사용된다. 플라즈마 강화 증착된 실리콘 질화물 막의 성장 인큐베이션은 기판 표면 상의 재료에 크게 의존할 수 있다. 예로서, 플라즈마 강화 공정을 사용하여 실리콘 산화물 트렌치 구조 위에 실리콘 질화물을 증착하는 경우, 최대 4 nm의 인큐베이션 성장이 관찰될 수 있다. 이는, 원하는 4 nm 막 성장의 경우에 8 nm 막에 준하는 사이클 타겟 횟수를 사용하여 4 nm 두께의 막을 증착할 수 있음을 의미한다. 그 결과, 생산성은 원하는 생산성의 약 50%이다. 일단 실리콘 질화물의 초기 층이 표면 실리콘 질화물 막 상에 증착되면, 성장은 비교적 균일할 수 있다.
플라즈마 강화 실리콘 질화물 막 증착을 위한 인큐베이션 시간을 감소시키는 하나의 접근법은, 전구체가 반응 챔버에 공급되는 시간을 증가시키고, 플라즈마 강화 실리콘 질화물 증착 공정의 초기 증착 사이클 동안 라디오 주파수(RF) 전력이 인가되는 시간을 증가시키는 것을 포함한다. 그러나, 이러한 접근법은, 상이한 재료 또는 상이한 결합 구조로 종결된 재료 사이에서 인큐베이션 성장 차이를 제거하지는 않는다. 또한, 인큐베이션 성장 차이는 기판 간에 여전히 존재할 수 있다. 또한, 전구체가 인큐베이션 공정 중에 사용되기 때문에, 이러한 접근법은 막 성장을 생성할 수 있다.
따라서, 실리콘 질화물 막을 포함한 구조체를 형성하기 위해 개선된 방법과 시스템이 요구된다. 예를 들어, 기판의 표면(하나 이상의 재료 및/또는 표면-종결된 결합을 포함할 수 있음) 위에 실리콘 질화물 막을 균일하게 증착하기 위한 개선된 방법 및 이러한 방법을 수행하기 위한 시스템이 요구된다.
본 개시의 다양한 구현예는, 실리콘 질화물을 포함한 특징부를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 실리콘 질화물 막을 포함한 구조체에 관한 것이다. 본 개시의 다양한 구현예가 이전 방법과 시스템의 문제점을 해결하는 방식은 이하에서 보다 상세히 논의되면서, 일반적으로 본 개시의 다양한 구현예는 전처리 공정을 사용하여 실리콘 질화물을 증착하기 위한 개선된 방법을 제공한다. 후술되는 예시적인 방법은, 기판의 표면 상의 상이한 재료 및/또는 상이한 기판의 전체에 걸쳐 비교적 균일한 증착 인큐베이션 시간을 허용하기 위해 기판의 표면을 전처리하는, 비교적 효율적인 방법을 제공한다. 또한, 예시적인 방법은, 기판 표면 상의 트렌치 또는 돌출부의 높이를 따르는 것과 같이, 특징부에 걸쳐 비교적 균일한 증착 인큐베이션을 제공할 수 있다.
본 개시의 적어도 하나의 구현예에 따라 실리콘 질화물 층을 형성하는 방법은, 반응 챔버 내에 기판을 제공하는 단계, 질소와 수소를 포함한 하나 이상의 가스로부터 형성된 활성화된 종에 상기 기판을 노출시키는 단계, 및 상기 반응 챔버 내의 기판 상에 실리콘 질화물 층을 증착하는 단계를 포함한다. 질소 및 수소를 포함한 하나 이상의 가스는, 예를 들어 질소(N2), 수소(H2), 암모니아, 및/또는 히드라진 중 하나 이상을 포함할 수 있고, 이는 제2 가스, 예컨대 아르곤, 헬륨 및 질소 중 하나 이상과 조합될 수 있다. 이들 구현예의 예시에 따라, 실리콘 질화물 층을 증착하는 단계는 플라즈마 강화 증착 공정을 포함한다. 기판을 활성화된 종에 노출시키는 단계는, 펄스화된 플라즈마 공정을 포함할 수 있고, 예를 들어 플라즈마 형성을 위한 전력이 펄스화된다. 실리콘 질화물 층을 증착하는 단계는, 반응물 및 전구체 중 적어도 하나가 플라즈마에 노출되어 활성화된 종을 형성하는, 주기적 공정을 포함할 수 있다. 추가 실시예에 따라, 반응 챔버에 전구체를 제공하고 상기 반응 챔버 내에 활성화된 반응물 종을 형성하는 단계 동안에, 반응물은 반응 챔버 내로 연속적으로 흐른다.
본 개시의 추가 구현예에 따라, 실리콘 질화물 층을 형성하는 방법은, 반응 챔버 내에 기판을 제공하는 단계, 상기 기판 표면 상으로 실리콘의 열적 흡착을 위해 상기 기판을 실리콘 함유 전구체에 노출시키는 단계, 질소와 수소를 포함한 하나 이상의 가스로부터 형성되고 활성화된 종에 상기 기판을 노출시키는 단계, 및 상기 반응 챔버 내의 기판 상에 실리콘 질화물 층을 증착하는 단계를 포함한다. 이들 구현예의 예시에 따라, 실리콘 전구체는 실리콘 및 수소(예, 실란, 예컨대, 실란, 디실란, 트리실란 등)를 포함한다. 기판을 활성화된 종에 노출시키는 단계는, 펄스화된 플라즈마 공정을 포함할 수 있고, 예를 들어 플라즈마 형성을 위한 전력이 펄스화된다. 실리콘 질화물 층을 증착하는 단계는, 플라즈마 강화 증착 공정을 포함할 수 있다.
본 개시의 추가 구현예에 따라, 구조체는 실리콘 질화물을 포함하는 특징부를 포함한다. 특징부는 본원에 설명된 방법을 사용하여 형성될 수 있다.
본 개시의 추가 예시적인 구현예에 따라, 시스템은, 본원에 설명된 바와 같이 방법을 수행하기 위해 및/또는 본원에 설명된 구조체를 형성하기 위해 개시된다.
선행 기술에 비해 달성되는 장점 및 본 발명을 요약하기 위해, 본 발명의 특정 목적 및 장점이 앞서 본원에 기술되었다. 물론, 이러한 모든 목적 및 장점이 본 발명의 임의의 특별한 구현예에 따라 반드시 달성되는 것이 아니라는 것을 이해하여야 한다. 따라서, 예들 들어 당업자는, 본 발명이, 본원에 교시 또는 제안될 수 있는 다른 목적 또는 장점을 반드시 달성하지 않고서, 본원에 교시되거나 제시된 바와 같은 하나의 장점 또는 여러 장점을 달성하거나 최적화하는 방식으로 구현되거나 수행될 수 있다는 것을 인식할 것이다. 본 발명은 개시된 임의의 특정 구현예에 한정되지 않으며, 이들 및 다른 구현예는 도면을 참조한 특정 구현예의 다음의 상세한 설명으로부터 당업자에게 용이하게 분명할 것이다.
다음의 예시적인 도면과 연관하여 고려되는 경우에 발명의 상세한 설명 및 청구범위를 참조함으로써, 본 개시의 예시적인 구현예에 대해 더욱 완전한 이해를 얻을 수 있다.
도 1은, 본 개시의 적어도 하나의 구현예에 따라 실리콘 질화물 층을 형성하는 방법을 나타낸다.
도 2는 본 개시의 적어도 하나의 구현예에 따른 구조체를 나타낸다.
도 3은 본 개시의 예시에 따른 RF 전력 응용 분야를 나타낸다.
도 4는 본 개시의 예시에 따라 전처리 단계 유무로 증착된 실리콘 질화물 막의 막 두께 차이를 나타낸다.
도 5는 본 개시의 예시에 따라 전처리 단계 유무로 증착된 실리콘 질화물 막의 트렌치 폭 차이를 나타낸다.
도 6은 다양한 수소 농도에 대한 전처리 시간의 함수로서 실리콘 산화물 및 실리콘 블랭킷 층 상에 증착된 실리콘 질화물 두께 차이를 나타낸다.
도 7 및 도 8은 전처리 시간의 함수로서 상단 및 측벽 막 두께를 나타낸다.
도 9는 전처리 동안 OES에 의한 N2+(391 nm) 흡착 피크를 나타낸다.
도 10은 전처리 동안 OES에 의한 Hα(656 nm) 흡착 피크를 나타낸다.
도 11은 구조체 상의 막 두께 지점을 나타낸다.
도 12 및 도 13은 전처리 시간의 함수로서 상단 및 측벽 막 두께를 나타낸다.
도 14는 Ar/NH3 플라즈마 전처리 단독, 및 실란 열 흡착과 Ar/NH3 플라즈마 전처리의 조합의 비교를 나타낸다.
도 15는 본 개시의 예시적 구현예에 따른 시스템을 나타낸다.
도면의 요소는 간략하고 명료하게 도시되어 있으며, 반드시 축적대로 도시되지 않았음을 이해할 것이다. 예를 들어, 본 개시에서 예시된 구현예의 이해를 돕기 위해 도면 중 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다.
특정 구현예 및 실시예가 아래에 개시되었지만, 당업자는 본 발명이 구체적으로 개시된 구현예 및/또는 본 발명의 용도 및 이들의 명백한 변형물 및 균등물을 넘어 확장된다는 것을 이해할 것이다. 따라서, 개시된 발명의 범주는 후술되고 구체적으로 개시된 구현예에 의해 제한되지 않도록 의도된다.
이하에서 더욱 상세히 설명되는 바와 같이, 본 개시의 예시는 기판의 표면 상에 실리콘 질화물 막을 증착하기 위한 개선된 방법 및 시스템을 제공한다. 예시적인 방법은, 후속 증착을 위해 원하는 기판 표면을 제공하도록 하나 이상의 전처리 공정을 사용하는 것을 포함한다. 하나 이상의 전처리 공정은, 후속 증착을 위해 감소된 인큐베이션 사이클을 제공할 수 있거나 후속 실리콘 질화물 증착을 위한 인큐베이션을 제거할 수 있고/있거나 상이한 기술을 사용하고/사용하거나 상이한 두께를 갖도록 형성된 재료 및/또는 상이한 재료 위에 실리콘 질화물을 더욱 균일하게 증착할 수 있다. 추가적으로 또는 대안적으로, 본 개시의 예시는 기판 표면 상의 특징부 위에 증착된 실리콘 질화물 막의 개선된 스텝 커버리지를 제공할 수 있다.
본원에서 사용되는 바와 같이, 용어 "기판"은, 형성하기 위해 사용될 수 있는, 또는 그 위에 소자, 회로, 또는 막이 형성될 수 있는, 임의의 하부 재료 또는 재료들을 지칭할 수 있다. 기판은, 실리콘(예, 단결정 실리콘)과 같은 벌크 재료를 포함하거나 벌크 재료의 위에 놓이는 하나 이상의 층을 포함할 수 있다. 또한, 기판은 기판의 적어도 일부 내에 또는 위에 형성된 다양한 특징부, 예컨대 트렌치, 오목부, 돌출부, 라인 등을 포함할 수 있다.
본원에서 사용되는 바와 같이, 용어 "주기적 증착"은 반응 챔버 내로 전구체/반응물을 순차적으로 도입시켜 기판 위에 층을 증착하는 것을 지칭할 수 있으며 원자층 증착 및 주기적 화학 기상 증착과 같은 처리 기술을 포함할 수 있다. 반응 챔버는 하나 이상의 전구체 및/또는 반응물의 도입 후에 퍼지될 수 있다.
본원에서 사용되는 바와 같이, 용어 "원자층 증착"(ALD)은 기상 증착 공정을 지칭할 수 있고, 여기서 증착 사이클은, 전형적으로 복수의 연속 증착 사이클은 공정 챔버에서 수행된다. 일반적으로, 각각의 사이클 중에 전구체는 증착 표면(예, 이전 ALD 사이클로부터 이전에 증착된 재료 또는 다른 재료를 포함할 수 있는 기판 표면)에 화학 흡착되고, 추가적인 전구체와 쉽게 반응하지 않는(즉, 자기 제한적 반응인) 단층 또는 서브 단층을 형성한다. 그 후, 일부 경우에서, 반응물(예, 다른 전구체 또는 반응 가스)을 후속해서 공정 챔버에 도입시켜 증착 표면 상에서 화학 흡착된 전구체를 원하는 재료로 전환시키는 데 사용한다. 반응물은 전구체와 더 반응할 수 있다. 또한, 각각의 사이클 중에 퍼지 단계도 사용할 수 있어, 공정 챔버로부터 과잉의 전구체를 제거하고/제거하거나, 화학 흡착된 전구체의 전환 이후 공정 챔버로부터 과잉의 반응물 및/또는 반응 부산물을 제거할 수 있다. 본원에서 사용된 용어 원자층 증착은, 전구체(들)/반응 가스(들), 및 퍼지(예, 불활성) 가스(들)의 교번 펄스로 수행되는 경우, 화학 기상 원자층 증착, 원자층 에피택시(ALE), 분자 빔 에피택시(MBE), 가스 공급원 MBE, 또는 유기금속 MBE, 및 화학적 빔 에피택시와 같은 관련 용어들에 의해 지정된 공정을 포함하는 것을 의미한다.
본원에서 사용되는 바와 같이, 용어 "주기적 화학 기상 증착"은 재료를 증착시키기 위해 기판 상에서 반응 및/또는 분해되는 둘 이상의 휘발성 전구체에 기판이 순차적으로 노출되는 임의의 공정을 지칭할 수 있다.
실리콘 질화물(SiN) 또는 실리콘 질화물 층을 포함하는 층은 실리콘 질화물 재료를 포함하거나, 본질적으로 이루어지거나, 또는 이로 구성될 수 있다. 실리콘 질화물로 이루어진 막은, 실리콘 질화물 층을 증착하기 위해 사용되는 하나 이상의 전구체로부터 유래할 수 있는 탄소, 염소, 또는 다른 할로겐, 및/또는 수소와 같이, 허용 가능한 양의 불순물을 포함할 수 있다. 본원에서 사용되는 바와 같이, SiN 또는 실리콘 질화물은 실리콘 및 질소를 포함하는 화합물을 지칭한다. SiN은 SiNx로 나타낼 수 있고, 여기서 x는, 예를 들어 약 0.5 내지 약 2.0 범위로 변하며, 일부 Si-N 결합을 형성한다. 일부 경우에 있어서, x는 약 0.9 내지 약 1.7, 약 1.0 내지 약 1.5, 또는 약 1.2 내지 약 1.4 사이에서 변할 수 있다. 일부 구현예에서, 재료 내 질화물의 양은 변할 수 있고 Si는 +IV의 산화 상태를 갖는 실리콘 질화물을 형성한다.
본 개시에서, "연속적으로"는, 진공 파괴가 없으며, 시간적으로 중단이 없고, 임의의 재료의 개입 단계가 없으며, 다음 단계로서 그 직후에 처리 조건의 변경이 없고, 또는 일부 구현예에서는 두 개의 구조체 사이에 두 개의 구조체 이외의 분리된 물리적 또는 화학적 구조체가 개입하지 않는 것 중 하나 이상을 지칭할 수 있다.
본 개시에서, 변수의 임의의 두 수치가 상기 변수의 실행 가능한 범위를 구성할 수 있고, 표시된 임의의 범위는 끝점을 포함하거나 배제할 수 있다. 추가적으로, 표시된 변수의 임의의 값은 ("약"의 표시 여부에 관계없이) 정확한 값 또는 대략적인 값을 지칭할 수 있고 등가를 포함할 수 있으며, 일부 구현예에서는 평균, 중간, 대표, 다수 등을 지칭할 수 있다. 또한, 본 개시에서, 용어 "포함한", "의해 구성되는", 및 "갖는"은 일부 구현예에서 "통상적으로 또는 대략적으로 포함하는", "포함하는", "본질적으로 이루어지는", 또는 "이루어지는"을 독립적으로 지칭할 수 있다. 본 개시에서, 임의의 정의된 의미는 일부 구현예에서 보통이고 관습적인 의미를 반드시 배제하는 것은 아니다.
이제 도면으로 돌아가면, 도 1은 본 개시의 예시적인 구현예에 따른 실리콘 질화물 층을 형성하는 방법(100)을 나타낸다. 방법(100)은, 반응 챔버 내에 기판을 제공하는 단계(102), 선택적으로 기판을 실리콘 함유 전구체에 노출시키는 단계(104), 기판 표면을 하나 이상의 수소 및 질소 함유 가스로부터 형성된 활성화된 종에 노출시킴으로써 기판의 표면을 처리하는 단계(106), 및 기판의 표면 상에 실리콘 질화물 층을 증착하는 단계(106)를 포함한다.
단계(102) 동안에, 기판은 반응기의 반응 챔버 내에 제공된다. 본 개시의 예에 따라, 반응 챔버는 주기적 증착 또는 원자층 증착(ALD) 반응기의 일부를 형성할 수 있다. 방법(100)을 사용하기 위해 적절한, 예시적인 단일 기판 반응기는 ALD 공정을 수행하기 위해 특별히 설계된 반응기를 포함하고, 이는 ASM International NV(네덜란드, 알메르)로부터 상업적으로 이용 가능하다. 예시적인 적절한 배치식 ALD 반응기는 또한 ASM International NV로부터 상업적으로 이용 가능하다. 방법(100)의 다양한 단계는 단일 반응 챔버 내에 수행될 수 있거나 클러스터 툴의 반응 챔버와 같은 다수의 반응 챔버 내에서-예를 들어 기판 표면을 주변 분위기에 노출하지 않고서 수행될 수 있다. 반응 챔버를 포함하는 반응기는, 기판 및/또는 반응물/전구체 중 하나 이상의 온도를 상승시킴으로써 반응을 활성화시키기 위한 히터를 구비할 수 있다.
단계(102) 중에, 기판은 단계(104) 및/또는 단계(106)의 원하는 온도 및 압력으로 놓아질 수 있다. 예로서, 반응 챔버 내에서 (예를 들어, 기판 또는 기판 지지부의) 온도는 약 50°C 내지 약 700°C 또는 약 200°C 내지 약 500°C일 수 있다. 반응 챔버 내 압력은 약 0.1 내지 약 50 토르일 수 있다.
단계(102) 중에 제공된 기판은, 하나 이상의 재료를 포함하는 표면을 포함할 수 있으며, 이는 본원에서 재료 표면으로 종종 지칭된다. 예시적인 재료는 반도체(예, IV족) 재료; 금속; 실리콘 산화물과 같은 산화물; 금속 산화물; 금속 질화물; 실리콘 질화물 및 실리콘 산질화물과 같은 반도체(예, IV족) 질화물, 다른 유전체 재료, 및 플라즈마의 도움으로 증착되거나 열 증착될 수 있는 이러한 재료의 임의의 조합을 포함한다.
단계(104)는, 예를 들어 방법(100)의 효율을 개선하거나 전체 시간을 감소시키기 위해 사용될 수 있다. 예를 들어, 전처리를 포함한 실리콘 질화물 막을 증착하기 위한 총 공정 시간은 방법(100)의 단계(104)를 사용하여 감소될 수 있다. 본 개시의 실시예에 따라, 기판은 단계(104) 동안 실리콘 함유 전구체에 노출되어, 예를 들어 기판의 표면 상에 실리콘 함유 분자를 흡착하여, 표면이 Si-H 결합으로 종결될 수 있도록 한다. Si-H 결합은, 예를 들어 후속 전처리 단계 동안 기판의 표면 상에 하나 이상의 불충분한 Si=N, SiNH4, 또는 Si-NH2 결합을 형성하는 데 사용될 수 있다.
본 개시의 다양한 예시에 따라, 실리콘 전구체는 기판의 표면과 열적으로 흡착되거나 열적으로 반응한다. 즉, 실리콘 전구체는 단계(104) 동안 플라즈마 공정에 노출되지 않는다. 단계(104)와 함께 사용하기에 적합한 실리콘 전구체는, 실리콘 및 수소, 예컨대 실란, 디실란, 트리실란, 실란을 포함하는 화합물 등과 같은 실란을 포함할 수 있다. 실리콘 전구체의 반응 챔버 내로의 유량은, 예를 들어 약 10 sccm 내지 약 5 slm의 범위일 수 있다. 질소와 같은 캐리어 가스는 실리콘 전구체와 함께 흐를 수 있다. 반응 챔버 내로의 캐리어의 유량은, 예를 들어 약 0 slm 내지 약 50 slm의 범위일 수 있다. 단계(104) 동안의 반응 챔버 내 압력은, 약 0.1 토르 내지 약 50 토르 범위일 수 있다. 기판의 온도는 약 50°C 내지 약 700°C일 수 있다. 실리콘 전구체는 약 0.05초 내지 약 10분의 기간 동안 반응 챔버로 흐를 수 있다. 그런 다음, 실리콘 전구체 및 캐리어의 흐름이 중단될 수 있고 반응 챔버가 퍼지될 수 있다.
단계(106) 동안, 기판은 질소 및 수소를 포함한 하나 이상의 가스로부터 형성된 활성화된 종에 노출된다. 이 단계 동안, N-H 및/또는 N-H2 기는 기판의 표면 상에 형성될 수 있다. 기판의 표면 상에 이러한 기를 형성하면, 표면이 상이한 재료를 포함하는 경우에도 기판의 표면 상에 실리콘 질화물의 후속(예, CVD 또는 주기적) 증착을 용이하게 한다.
예로서, 기판 표면은 자연 산화물 및/또는 두꺼운 실리콘 산화물 막을 포함할 수 있다. 본원에 기술된 바와 같이, 전처리(예, 선택적으로 단계(104) 및 단계(106)) 없이, 실리콘 질화물의 플라즈마 강화 증착을 위한 인큐베이션 기간은 하부 층의 품질에 크게 의존할 수 있다. 예를 들어, 자연 실리콘 산화물 위에 실리콘 질화물을 증착하는 것은 비교적 낮은 인큐베이션으로 달성될 수 있는 반면, 두꺼운 고품질 실리콘 산화물 막 위에 실리콘 질화물을 인큐베이션하는 것은 훨씬 더 높은 인큐베이션을 나타낼 수 있다. 그러나, 단계(106)를 단독으로 또는 단계(104)와 조합하여 사용하면, 양 표면 위에 걸쳐 인큐베이션 기간을 감소시키거나 제거할 수 있고, 이에 따라 동일 또는 상이한 기판 상에 실리콘 질화물을 표면 위에 더 균일하게 증착할 수 있다. 본 개시의 실시예에 따라, 하나 이상의 기판이 전처리될 다수의 재료 표면을 갖는 경우, 전처리 시간은, 재료 표면 전체에 걸쳐 표면 종결이 실질적으로 유사하도록, 더 긴 전처리 시간을 갖는 표면의 최소 전처리보다 크도록 선택된다. 본 개시의 적어도 일부 구현예에 따라, 둘 이상의 재료 표면 사이의 인큐베이션 차이는 0.5 nm 미만이다. 일부 경우에, 전처리 시간은 45초 미만일 수 있다. 이하에서 더욱 상세히 논의되는 바와 같이, 본원에 설명된 방법의 다른 이점은 기판 상의 또는 기판 내의 특징부 위에 증착된 실리콘 질화물 막의 균일성이 개선될 수 있다는 것이다. 예시로서, 금속 질화물은 하나 이상의 갭 특징부, 즉 (예를 들어, 10 또는 12 이상인 종횡비를 갖는) 고 종횡비 특징부 위에 증착될 수 있고, 스텝 커버리지는 약 90%보다 크거나, 약 95%보다 크거나, 약 99%보다 크거나, 심지어 실질적으로 100%일 수 있다. 본원에 사용된 바와 같이, "스텝 커버리지"라는 용어는 기판의 수평 표면 상의 금속 산화물의 두께에 대한 특징부(예, 트렌치 또는 돌출부)의 측벽 상의 금속 산화물 막의 두께의 백분율 비로 정의된다. 이들 경우, 원하는 스텝 커버리지를 얻기 위해 전처리 공정의 기간이 선택될 수 있다. 추가 실시예에 따라, 전처리는 처리된 표면의 실질적으로 균일한 표면 결합 상태를 생성한다.
본 개시의 실시예에 따라, 질소 및 수소를 포함한 하나 이상의 가스는 질소(N2) 및 수소(H2)-예를 들어, 질소 또는 질소 및 수소의 혼합물 중 적어도 하나를 포함한다. 질소 및 수소의 각각의 농도가 선택될 수 있어서, 질소 반응성 종의 양이 포화되도록 한다. 특정 예시에 따라, 질소 및 수소를 포함하는 하나 이상의 가스는 질소 중 약 0.3 부피(V)% 초과의 수소 또는 약 몇 V%(예, 2 V% 이상) 내지 약 100 V%의 수소를 포함한다. 달리 언급되지 않는 한, 가스의 백분율은 부피 백분율을 지칭한다.
일부 경우에, 질소 및 수소를 포함하는 하나 이상의 가스는 암모니아 및 히드라진 중 하나 이상을 포함할 수 있다. 일부 경우에, 질소 및 수소를 포함한 하나 이상의 가스는 제2 가스를 추가로 포함할 수 있다. 제2 가스는 아르곤, 헬륨, 및 질소 중 하나 이상을 포함할 수 있다. 제2 가스를 포함한 혼합물은 제2 가스의 약 0 내지 약 100%를 포함할 수 있다. 예시로서, 질소 및 수소를 포함한 하나 이상의 가스는 질소 및 수소, 질소 및 암모니아, 질소, 수소 및 암모니아, 또는 헬륨 및 아르곤 중 하나 이상을 갖는 이들 중 임의의 것을 포함할 수 있다.
일부 경우에, 예를 들어 전처리 공정 동안 발생할 수 있는 기판 표면에 대한 임의의 손상을 감소시키는 한편 여전히 더 낮은 인큐베이션 및 비교적 높은 처리량을 달성하기 위해 플라즈마 형성 전력을 펄스화하는 것이 바람직할 수 있다. 도 3a는 전처리 단계 동안 인가된 일정한 전력을 나타낸다. 도 3b는 단계(106) 중에 인가된 펄스 전력을 나타낸다. 전원 켜짐 지속 시간은 약 10% 내지 약 90%의 범위일 수 있다. 전원 꺼짐 지속 시간은 약 10% 내지 약 90%의 범위일 수 있다. 펄스 주파수는 약 1000 Hz 내지 약 100000 Hz의 범위일 수 있다. 정시 듀티 비율은 50 %보다 클 수 있다. 기판을 활성화된 종(106)에 노출시키는 단계 중에 플라즈마를 형성하는 데 사용되는 전력의 주파수는, 약 100 kHz 내지 약 2.45 GHz일 수 있다.
단계(108) 동안, 실리콘 질화물은 기판의 전처리된 표면 상에 증착된다. 본 개시의 실시예에 따라, 단계(108)는 진공 파괴 없이 또는 주변 분위기에 대한 기판의 노출 없이 수행된다. 추가의 예시에 따라, 단계(108)는, 단계(102 내지 106) 중 하나 이상에 사용된 동일한 반응 챔버 내에서 수행된다. 단계(106 및 108)를 위해 상이한 반응 챔버가 활용되는 구현예에서, 기판은, 주변 분위기로의 노출없이, 제1 반응 챔버(전처리용)에서 제2 반응 챔버(실리콘 질화물 증착용)로 이송될 수 있다. 즉, 본 개시의 방법은 상기 재료를 처리하는 단계, 및 상기 동일한 반도체 처리 장치에서 기판 상에 실리콘 질화막을 형성하는 단계를 포함할 수 있다. 단계(106 및 108)를 위해 활용되는 반도체 공정 장치는, 클러스터 툴을 포함할 수 있으며, 이는 둘 이상의 반응 챔버를 포함하고, 기판이 제1 반응 챔버 및 제2 반응 챔버 사이에서 이송될 수 있는 이송 챔버를 추가로 포함할 수 있다. 일부 구현예에서, 이송 챔버 내의 환경은 제어될 수 있고, 즉 온도, 압력, 및 주변 가스는 제어될 수 있어서, 기판은 단계(106) 이후 및 단계(108) 이전에 주변 분위기에 노출되지 않도록 한다. 유사하게, 단계(104)가 사용되는 경우, 기판은 단계(104) 및 단계(106) 사이에서 주변 환경에 노출되지 않을 수 있다.
실리콘 질화물 층을 증착하는 단계(108)는, CVD 또는 주기적 증착 공정을 포함할 수 있다. 주기적(예, ALD) 사이클은, 기판을 전구체(반응물로 본원에 또한 지칭됨)에 노출시키는 단계, 임의의 미반응된 전구체 및/또는 반응 부산물을 반응 공간으로부터 제거하는 단계, 및 기판을 반응물에 노출시키고 이어서 제2 제거 단계를 포함할 수 있다. 전구체는, 예를 들어 할로겐 기반 전구체를 포함할 수 있다. 예시적인 실리콘 할라이드는, 실리콘 테트라요오드(SiI4), 실리콘 테트라브로마이드(SiBr4), 실리콘 테트라클로라이드(SiCl4), 헥사클로로디실란(Si2Cl6), 헥사요오드디실란(Si2I6), 및 옥토요오드트리실란(Si3I8)을 포함할 수 있다. 일부 경우에, 전구체는 단계(104) 중에 사용된 동일하거나 유사한 전구체를 포함할 수 있다. 제2 반응물은, 질소 공급원, 예컨대 질소 가스, 암모니아, 히드라진 또는 알킬 히드라진을 포함할 수 있되, 상기 알킬 히드라진은 알킬 작용기를 포함할 수 있는 히드라진 유도체를 지칭할 수 있고, 또한 추가적인 작용기를 포함할 수도 있다. 알킬 히드라진의 비제한적인 예시적 구현예는, 터트부틸히드라진(C4H9N2H3), 메틸히드라진(CH3NHNH2) 또는 디메틸히드라진((CH)3)2N2NH2) 중 적어도 하나를 포함할 수 있다. 수소와 같은 수소 함유 가스는 질소 가스와 함께 반응 챔버에 도입될 수 있다. 본 개시의 적어도 일부 예시에 따라, 전구체를 반응 챔버 내로 흐르게 하는 동안 플라즈마는 형성되지 않는다.
퍼지 단계 중에, 반응물 사이의 기상 반응을 방지하거나 완화하고 자기 포화 표면 반응을 가능하게 하도록, 전구체/반응물은 아르곤(Ar), 질소(N2) 또는 헬륨(He)과 같은 불활성 가스 및/또는 진공 압력에 의해 일시적으로 분리될 수 있다. 그러나, 일부 구현예에서 기판을 제1 기상 반응물 및 제2 기상 반응물과 별도로 접촉하도록 이동시킬 수 있다. 예를 들어, ALD의 경우에 반응은 자기 포화될 수 있기 때문에, 기판의 엄격한 온도 제어 및 전구체의 정확한 주입양 제어는 요구되지 않을 수 있다. 그러나, 기판 온도는, 입사 가스 종이 단분자층 또는 다층으로 응축되지 않거나 표면 상에서 열적으로 분해되지 않도록 요구될 수 있다.
일부 구현예에서, 실리콘 공급원 전구체를 제공하는 단계는, 하나 이상의 실리콘 전구체를 약 0.5초 내지 약 30초, 약 0.5초 내지 약 10초, 약 0.5초 내지 약 5초의 시간 동안 기판 위로 펄스화하는 단계를 포함할 수 있다. 또한, 실리콘 할라이드 공급원을 기판 위로 펄스화하는 중에, 실리콘 할라이드 공급원의 유량은 2000 sccm 미만일 수 있다.
일부 구현예에서, 반응물을 제공하는 단계는, 하나 이상의 반응물을 약 0.5초 내지 약 30초, 약 0.5초 내지 약 10초, 약 0.5초 내지 약 5초의 시간 동안 기판 위로 펄스화하는 단계를 포함할 수 있다. 질소 공급원을 기판 위로 펄스화하는 중에, 질소 공급원의 유량은 4000 sccm 미만, 또는 2000 sccm 미만, 또는 1000 sccm 미만, 또는 심지어 250 sccm 미만일 수 있다.
본 개시의 추가 실시예에 따라, 실리콘 질화물 층(108)을 증착하는 단계는 활성화된 종의 형성을 포함할 수 있다. 예를 들어, 단계(108)는 반응물을 반응 챔버 내로 유동시키면서 플라즈마를 형성함으로써 활성화된 반응물 종을 형성하는 단계를 포함할 수 있다. 플라즈마는, 예를 들어 용량 결합성 플라즈마(CCP) 공급원, 유도성 결합 플라즈마(ICP) 공급원 또는 원격식 플라즈마(RP) 공급원을 사용하여 형성될 수 있다. 플라즈마를 생성하는 데 사용되는 전력은, 약 10 W 내지 약 4 kW 또는 약 400 W 내지 약 1 kW의 범위일 수 있다. 단계(108)에 대한 시간(예, 활성화된 플라즈마의 시간)은 약 1 밀리초 내지 약 5분의 범위일 수 있다. 반응 챔버 내에서 활성화된 반응물 종을 형성하는 단계 중에 플라즈마를 형성하는 데 사용되는 전력의 주파수는, 약 100 kHz 내지 약 2.45 GHz일 수 있다.
실리콘 질화물을 포함한 층을 증착하는 단계(108)의 주기적 증착(예, ALD) 공정은, 실리콘 질화물 층의 원하는 두께가 달성될 때까지 1회 이상 반복될 수 있다. 주기적 증착 공정은 약 0.3 nm 내지 약 30 nm 또는 약 1 nm 내지 약 10 nm의 두께로 실리콘 질화물 막을 형성하기 위해 사용될 수 있다.
도 2는 본 개시의 예시적 구현예에 따른 구조체(200)를 나타낸다. 구조체(200)는 기판(202), 트렌치(208)가 내부에 형성된 재료(204), 및 트렌치(특징부)(208) 내에 증착된 실리콘 질화물 층(206)을 포함한다.
기판(202)은 임의의 적절한 재료를 포함할 수 있고, 예컨대 반도체 소자를 형성하는 데 통상적으로 사용되는 반도체 재료 및 재료들을 포함한다. 예로서, 기판(202)은 실리콘, 다른 IV족 반도체 재료, III-V족 반도체, 및/또는 II-VI족 반도체일 수 있거나 이를 포함할 수 있다.
재료(204)는 전술한 기판 재료 중 임의의 것을 포함할 수 있다. 예를 들어, 재료(204)는 IV족 또는 금속 산화물과 같은 산화물, 또는 IV족 또는 금속 질화물과 같은 질화물을 포함할 수 있다. 실리콘 질화물 층(206)은 본원에 기술된 PEALD 공정과 같은 PEALD 공정을 사용하여 증착된 실리콘 질화물 층을 포함할 수 있다.
도 4는, 전처리 없이 형성된 구조체, 전처리 동안 인가된 일정한 전력으로 형성된 구조체, 및 전처리 동안 인가된 펄스 전력으로 형성된 구조체에 대해, 실리콘 및 실리콘 산화물 특징부 위에 증착된 실리콘 질화물 막의 막 두께 측정 차이를 나타낸다. 이러한 예시적인 데이터는, 전처리 없이 SiO 트렌치와 실리콘 트렌치 내에 증착된 막 사이의 막 두께 차이가, 일정한 전력 또는 펄스 전력 전처리로 증착된 막보다 상당히 크다는 것을 나타낸다.
도 5는, 일정한 전력 플라즈마 및 펄스 플라즈마 공정에 의한 전처리 및 전처리 없이 공정용 트렌치의 입구에서 트렌치 감소량을 보여주는 막 두께 측정을 나타낸다. 나타낸 바와 같이, 전처리 없는 공정의 경우에 특징부의 입구에서 트렌치가 감소한 양은, 펄스 전력 전처리의 경우에 감소한 양보다 적고, 이는 일정한 전력 전처리의 경우에 감소한 양보다 적다.
이제 도 15로 돌아가면, 본 개시의 예시적인 구현예에 따른 반응기 시스템(1500)을 나타낸다. 반응기 시스템(1500)은, 본원에 설명된 하나 이상의 단계 또는 하위 단계를 수행하고/수행하거나 본원에 설명된 하나 이상의 구조체 또는 이의 부분을 형성하기 위해 사용될 수 있다.
반응기 시스템(1500)은, 반응 챔버(3)의 내부(11)(반응 구역)에서 서로 평행하게, 그리고 서로 마주하는 한 쌍의 전기 전도성 평판 전극(4, 2)을 포함한다. 예를 들어, 전원(25)에서 하나의 전극(예, 전극(4))으로 HRF 전력(예, 100 kHz, 13.56 MHz, 27 MHz, 2.45 GHz, 또는 이들 사이의 임의의 값)을 인가하고 다른 전극(예, 전극(2))을 전기적으로 접지함으로써, 플라즈마는 반응 챔버(3) 내에서 여기될 수 있다. 온도 조절기가 하부 스테이지(2)(하부 전극)에 제공되고, 그 위에 배치된 기판(1)의 온도는 원하는 온도로 유지될 수 있다. 전극(4)은, 샤워 플레이트 같은 가스 분배 장치로서 기능할 수 있다. 반응물 가스, 희석 가스(존재하는 경우), 전구체 가스 및/또는 기타는 각각 가스 라인(20), 가스 라인(21), 및 가스 라인(22), 및 샤워 플레이트(4)를 통해 반응 챔버(3) 내에 도입될 수 있다. 세 개의 가스 라인으로 나타냈지만, 반응기 시스템(1500)은 임의 적절한 개수의 가스 라인을 포함할 수 있다.
반응 챔버(3)에 배기 라인(7)을 갖는 원형 덕트(13)가 제공되고, 이를 통해 반응 챔버(3)의 내부(11)에 있는 가스가 배기될 수 있다. 추가적으로, 반응 챔버(3) 아래에 배치된 이송 챔버(5)는, 이송 챔버(5)의 내부(이송 구역)(16)를 통해 반응 챔버(3)의 내부(11)로 밀봉 가스를 유입하기 위한 밀봉 가스 라인(24)을 구비하며, 반응 구역과 이송 구역을 분리하기 위한 분리 판(14)이 제공된다(기판이 이송 챔버(5)로 또는 이송 챔버로부터 이송되는 게이트 밸브는 본 도면에서 생략됨). 이송 챔버에는 배기 라인(6)이 또한 구비된다. 일부 구현예에서, 증착 및/또는 표면 처리 단계는 동일한 반응 공간에서 수행되어, 두 개 이상의(예, 모든) 단계는, 기판을 공기 또는 다른 산소 함유 대기에 노출시키지 않고 연속적으로 수행될 수 있다.
일부 구현예에서, 캐리어 가스의 반응 챔버(3)로의 연속적인 흐름은, 캐리어 가스 라인이 전구체 리저버(용기)를 갖는 우회 라인을 구비하고 메인 라인과 우회 라인이 스위칭되는, 유동-통과 시스템(FPS)을 이용하여 달성될 수 있고, 캐리어 가스만을 반응 챔버에 공급하고자 할 때에는 우회 라인이 닫히고, 반면 캐리어 가스와 전구체 가스 모두를 반응 챔버에 공급하고자 할 때에는 메인 라인이 닫히게 되어, 캐리어 가스는 우회 라인을 통해 흐르고 전구체 가스와 함께 용기로부터 흘러 나온다. 이 방식으로, 캐리어 가스는 반응 챔버 내로 연속해서 흐를 수 있고, 메인 라인과 우회 라인 사이를 스위칭함으로써, 실질적으로 반응 챔버의 압력 요동 없이, 전구체 가스를 펄스로 운반할 수 있다.
반응기 시스템(1500)은, 본원에 설명된 하나 이상의 방법 단계를 수행하도록 달리 구성되거나 프로그래밍된 하나 이상의 제어기(들)(26)를 포함할 수 있다. 제어기(들)(26)는, 당업자가 이해하는 바와 같이, 다양한 전력원, 가열 시스템, 펌프, 로보틱스, 및 반응기의 가스 유량 제어기 또는 밸브들과 결합한다.
일부 구현예에서, 듀얼 챔버 반응기(서로 근접하게 배치된 기판을 공정 처리하기 위한 두 개의 섹션 또는 컴파트먼트)가 이용될 수 있고, 반응물 가스 및 귀가스는 공유된 라인을 통해 공급될 수 있는 반면에 전구체 가스는 공유되지 않는 라인을 통해 공급된다.
구체적인 실시예
아래에 제공된 실시예는 단지 예시적인 것이다. 상기 실시예는 본 개시의 범주 또는 청구범위를 제한하려는 것이 아니다.
실시예 1: N 2 /H 2 전처리
2개의 블랭킷 샘플(실리콘 기판 및 그 위에 써멀 실리콘 산화물 층을 갖는 기판)이 증착 반응기에 도입된다. 샘플을 450°C의 온도로 가열된 서셉터 히터 상에 장착함으로써 가열하였다. 하부 전극(서셉터 히터)과 상부 전극(샤워헤드, 가스 도입 시스템) 사이의 간극은 12 mm였다. 질소와 수소를 최대 350 Pa까지 도입함으로써 압력을 증가시켰다. 총 유량은 10 slm이고 H2 농도는 0%, 0.3%, 3% 및 10% 사이에서 다양하였다. 1.5 slm의 N2를 반응 챔버의 하단으로부터 도입하여 서셉터 유닛 아래에 수소 가스가 도입되는 것을 방지하거나 완화시켰다. 30초, 60초, 1.5분 또는 2분의 지속 시간 동안에 상부 및 하부 전극 사이에 600 W의 HRF 전력을 인가하였다. 질소 유량을 12 slm으로 증가시키고 H2 유량을 5 sccm으로 조절하였다. 반응 챔버 내의 압력을 2000 Pa로 증가시키고, 간극을 12 mm로 유지하였다. 원하는 막 두께 증착을 달성하기 위해 하기 단계를 반복하였다:
실리콘 전구체를 N2 캐리어 가스 2 slm을 사용하여 75°C로 가열된 파이프를 통해 챔버 내에 도입하였다. 공급 시간은 0.3초였다.
반응 챔버를 N2 가스 흐름을 사용하여 1초 동안 퍼지하였다.
800 W RF 전원을 1.6초 동안 켜놓았다. 이 시간 동안, 반응물(질소)은 계속 흐른다.
반응 챔버는 0.1초 동안 퍼지된다.
도 6은, 상이한 처리 시간 및 질소 중 H2의 농도에 대한 실리콘 열 산화물과 실리콘 블랭킷 사이의 두께 차이의 전개를 나타낸다. 전처리 시간의 증가는 수소 농도에 관계없이 두께 차이를 감소시키는 것으로 관찰될 수 있다. 또한, 예를 들어 3% 초과의 큰 수소 함량을 도입하면, 순수 질소 플라즈마 처리에 비해 이점을 얻었다.
실시예 2: 질소 중 10% 내지 20% 수소의 플라즈마 전처리
두 개의 트렌치 패턴 샘플(실리콘 기판 및 실리콘 산화물을 갖는 기판)을 반응기의 반응 챔버 내에 도입하였다. 두 기판 모두, 12의 종횡비를 갖는 트렌치 구조를 포함한다. 기판을 450°C의 온도로 가열된 서셉터 히터 상에 장착하고 가열하였다. 하부 전극(서셉터 히터)과 상부 전극(샤워헤드, 가스 도입 시스템) 사이의 간극은 12 mm였다. 질소와 수소를 최대 350 Pa까지 도입함으로써 압력이 증가한다. 총 유량은 5 slm 또는 10 slm이었고, H2 유량은 1 slm에서 고정되었다. 1.5 slm의 N2를 반응기의 하단으로부터 도입하여 서셉터 유닛 아래에 수소 가스가 도입되는 것을 완화/방지하였다. 0초 내지 150초의 상이한 지속 시간 동안 상부 및 하부 전극 사이에 800 W의 HRF 전력을 인가하였다. 질소 유량을 12 slm으로 증가시키고 H2 유량을 5 sccm으로 조절하였다. 압력을 2000 Pa로 증가시키고 간극을 12 mm로 유지하였다.
원하는 막 두께를 달성하기 위해 아래의 증착 단계를 반복하였다.
실리콘 전구체를 N2 캐리어 가스 2 slm을 사용하여 75°C로 가열된 파이프를 통해 챔버 내에 도입하였다. 공급 시간은 0.3초였다.
반응 챔버를 N2 가스 흐름을 사용하여 1초 동안 퍼지하였다.
800W RF 전원이 1.6초 동안 켜놓았다.
반응 챔버를 0.1초 동안 퍼지하였다.
최종 증착 사이클 후, 반응 챔버를 퍼지하고 진공화하고 샘플을 반응기로부터 꺼냈다. 그 다음 STEM으로 샘플을 분석하였다. 위치 A 내지 D는 도 11에 나타나 있다.
도 7 및 도 8은, 상이한 전처리 시간 및 각각 10% 및 20%의 H2 농도에 대한 상단 및 측벽 두께의 전개를 나타낸다. 10%의 H2 농도에 대한 실리콘 및 실리콘 산화물 트렌치 모두의 성장 인큐베이션을 제거하기 위해 약 70초의 처리 지속 시간이 요구될 수 있음을 알 수 있다(도 7). 이러한 처리 지속 시간은 20% H2 농도에 대해 45초로 감소될 수 있다(도 8). 또한, 전처리 없는 것과 비교하여, 지점 A, C 및 D 사이의 두께 차이가 감소될 수 있고, 따라서 높은 스텝 커버리지가 관찰됨을 관찰할 수 있다.
실시예 3: N 2/ H 2 플라즈마 전처리 동안의 OES 분석
서셉터 히터를 450°C로 가열하고, 상부 전극을 200°C로 가열하고, 챔버 벽을 150°C로 가열하였다. 하부 전극(서셉터 히터)과 상부 전극(샤워헤드, 가스 도입 시스템) 사이의 간극은 12 mm였다.
질소와 수소를 최대 350 Pa까지 도입함으로써 반응 챔버 내의 압력을 증가시켰다. 총 유량은 5 slm 또는 10 slm이고 H2 농도는 0% 및 20%였다. 1.5 slm의 N2를 반응 챔버의 하단으로부터 도입하여 서셉터 유닛 아래에 수소 가스가 도입되는 것을 방지하거나 완화시켰다.
상부 전극과 하부 전극 사이에 45초 동안 300 W 또는 600 W의 HRF 전력을 인가하였다. 광학 방출 분광법(OES) 유닛을 사용하여 플라즈마 처리 동안 방출된 반응성 종을 분석하고 챔버 벽 뷰 포트에 고정된 광섬유 유닛을 통해 챔버에 연결하였다. 도 9를 참조하면, N2+(방출 파장: 391 nm) 방출이 H2 농도에 깊이 연관됨을 관찰할 수 있다. 순수 N2 플라즈마에 비해 방출이 증가하며 H2의 몇 %에서 포화된다. H2로부터 유래된 반응성 종의 방출은, Hα(방출 파장: 656 nm)로서, 도 10에 나타낸 바와 같이 HRF 전력이 증가하는 경우에 우세하다. 포화 거동은 관찰되지 않는데, 이는 H2 비율 증가가 Hα 종을 증가시키는 효율적인 방법임을 의미한다.
실시예 4: SiN PEALD 공정을 이용한 Ar/NH 3 플라즈마 전처리
2개의 트렌치 패턴 샘플(실리콘 기판 및 그 위에 SiOx 층을 갖는 기판)을 반응기의 반응 챔버 내로 도입한다. 두 기판 모두, 10의 종횡비를 갖는 트렌치 구조(특징부)를 포함한다.
샘플을 450°C의 온도로 가열된 서셉터 히터에 의해 가열하였다. 하부 전극(서셉터 히터)과 상부 전극(샤워헤드, 가스 도입 시스템) 사이의 간극은 10 mm였다. 6.75 slm의 아르곤 및 0.25 slm의 암모니아를 300 Pa로 도입함으로써 반응 챔버 내의 압력을 증가시켰다. 1.5 slm의 N2를 반응기의 하단으로부터 도입하여, 아르곤 및 암모니아 가스가 서셉터 유닛 아래에 도입되는 것을 방지/완화하였다.
45초의 지속시간(1) 또는 230초의 지속 시간(2) 동안에 상부 및 하부 전극 사이에 300 W의 HRF 전력을 인가하였다. 아르곤 및 암모니아 흐름을 점진적으로 정지시키고, 12 slm의 N2 및 5 sccm의 H2의 흐름을 반응 챔버 내로 도입하였다. 이어서, 반응 챔버 내의 압력을 2000 Pa로, 그리고 간극을 12 mm로 증가시켰다.
원하는 막 두께 증착을 달성하기 위해 하기 단계를 반복하였다:
실리콘 전구체를 N2 캐리어 가스 2 slm을 사용하여 75°C로 가열된 파이프를 통해 챔버 내에 도입하였다. 공급 시간은 0.3초였다.
그 다음 반응 챔버를 N2 가스 흐름을 사용하여 1초 동안 퍼지하였다.
800 W RF 전원을 1.6초 동안 켜놓았다.
그 다음 반응 챔버를 0.1초 동안 퍼지하였다.
증착이 완료된 후, 챔버를 퍼지하고 진공화하고 샘플을 반응기로부터 꺼냈다.
샘플을 주사 투과 전자 현미경(STEM)으로 분석하였다. 도 12는 전처리 시간을 증가시킬 경우, 상단 및 측벽 막 두께의 전개를 나타낸다. 나타낸 바와 같이, 전처리 없이, 실리콘 기판 상에 증착된 막과 SiOx 층을 포함하는 기판 사이에 약 3 nm의 차이가 존재하며, 이러한 차이는 전처리 지속 시간(1) 동안 2 nm로 감소되고 지속 시간(2) 동안 0.5 nm 미만으로 감소된다. 또한, 지속 시간(2)의 전처리 시간 동안 각 구조체 상의 막 두께의 양호한 균일성을 얻고 있음에 주목한다. 도 12에서, 지속 시간(1)은 45초이고, 지속 시간(2)은 230초이다.
실시예 5: SiN PEALD 공정 이전의 N 2 /NH 3 플라즈마 전처리
두 개의 트렌치 패턴 샘플(실리콘 기판 및 그 위에 SiOx 층을 갖는 기판)을 반응 챔버 내로 도입한다. 두 기판 모두, 10의 종횡비를 갖는 트렌치 구조를 포함한다.
샘플을 450°C의 온도로 가열된 서셉터 히터에 의해 가열하였다. 하부 전극(서셉터 히터)과 상부 전극(샤워헤드, 가스 도입 시스템) 사이의 간극은 12 mm였다.
9.75 slm의 질소 및 0.25 slm의 암모니아를 350 Pa로 도입함으로써 반응 챔버 내의 압력을 증가시켰다. 1.5 slm의 N2를 반응기의 하단으로부터 도입하여, 암모니아 가스가 서셉터 유닛 아래에 도입되는 것을 방지/완화하였다.
45초의 지속 시간(1) 또는 240초의 지속 시간(2) 동안에 상부 및 하부 전극 사이에 520 W의 HRF 전력을 인가하였다.
암모니아 흐름을 점진적으로 정지시키고, N2 흐름을 12 slm까지 증가시키고, 5 sccm의 H2의 흐름을 반응 챔버 내에 도입하였다. 반응 챔버 내의 압력을 2000 Pa로 증가시키고, 간극을 12 mm로 유지하였다.
원하는 막 두께 증착을 달성하기 위해 하기 단계를 반복하였다:
실리콘 전구체를 N2 캐리어 가스 2 slm을 사용하여 75°C로 가열된 파이프를 통해 반응 챔버 내에 도입하였다. 이송 시간은 0.3초이다.
반응 챔버를 N2 가스 흐름을 사용하여 1초 동안 퍼지하였다.
800 W RF 전원을 1.6초 동안 켜놓았다.
반응 챔버를 0.1초 동안 퍼지하였다.
증착이 완료된 후, 챔버를 퍼지하고 진공화하고 샘플을 반응기로부터 꺼냈다. 그 다음 STEM으로 샘플을 분석하였다. 도 13은 전처리 시간을 증가시킬 경우, 상단 및 측벽 막 두께의 전개를 나타낸다. 전처리 없이, 실리콘 기판 상에 증착된 막과 SiOx을 포함하는 기판 사이에 약 3 nm의 차이가 존재하며, 이러한 차이는 전처리 지속 시간(1) 동안 1 nm로 감소되고 지속 시간(2) 동안 0.6 nm 미만으로 감소된다. 또한, 지속 시간(1 및 2)의 전처리 시간 동안 각 구조체 상의 막 두께의 양호한 균일성을 얻고 있음에 주목한다. 도 13에서, 지속 시간(1)은 45초이고, 지속 시간(2)은 240초이다.
실시예 6: Ar/NH 3 플라즈마 전처리 단독, 및 실란 열 흡착과 Ar/NH 3 플라즈마 전처리의 조합의 비교
두 개의 트렌치 패턴 샘플(실리콘 기판 및 그 위에 SiOx 층을 갖는 기판)을 반응 챔버 내로 도입한다. 두 기판 모두, 10의 종횡비를 갖는 트렌치 구조를 포함한다.
샘플을 450°C의 온도로 가열된 서셉터 히터에 의해 가열하였다. 하부 전극(서셉터 히터)과 상부 전극(샤워헤드, 가스 도입 시스템) 사이의 간극은 10 mm였다.
4 slm의 질소 및 100 sccm의 실란의 도입에 의해 압력은 2000 Pa이었다. 일단 압력이 안정화되면, 질소 및 실란의 유동은 15초 동안 계속되었다. 그 다음, 가스 흐름은 중단되었고 반응 챔버는 퍼지되었다.
6.75 slm의 아르곤 및 0.25 slm의 암모니아를 최대 300 Pa로 도입함으로써 반응 챔버 내의 압력을 증가시켰다. 1.5 slm의 N2를 반응기의 하단으로부터 도입하여, 아르곤 및 암모니아 가스가 서셉터 유닛 아래에 도입되는 것을 방지/완화하였다.
45초의 지속 시간(1) 동안에 상부 및 하부 전극 사이에 300 W의 HRF 전력을 인가하였다. 아르곤 및 암모니아 흐름을 점진적으로 정지시켰고, 12 slm의 N2 및 5 sccm의 H2의 흐름을 반응 챔버 내로 도입하였다. 이어서, 반응 챔버 내의 압력을 2000 Pa로, 그리고 간극을 12 mm로 증가시켰다.
원하는 막 두께를 달성하기 위해 하기 단계를 반복하였다.
실리콘 전구체를 N2 캐리어 가스 2 slm을 사용하여 75°C로 가열된 파이프를 통해 챔버 내에 도입하였다. 공급 시간은 0.3초였다.
반응 챔버를 N2 가스 흐름을 사용하여 1초 동안 퍼지하였다.
800 W RF 전원을 1.6초 동안 켜놓았다.
그 다음 반응 챔버를 0.1초 동안 퍼지하였다.
증착이 완료된 후, 챔버를 퍼지하고 샘플을 반응기로부터 꺼냈다.
STEM으로 샘플을 분석하였다. 도 14는 실란 열 흡착 단계 유무에 따라 상단 및 측벽 막 두께의 전개를 나타낸다. 실란 흡착 단계가 없으면, 전처리 지속 시간(1) 동안 실리콘 기판과 SiOx를 포함한 기판 상에 증착된 막 사이에 약 2 nm의 차이가 존재하고, 실란 흡착 단계를 추가할 경우에 인큐베이션은 0.5 nm 미만으로 감소된다. 또한, 양호한 스텝 커버리지가 유지되는 점에 주목한다. 도 14에서, 지속 시간(1)은 45초이다.
위에 설명된 본 개시의 예시적 구현예는 본 발명의 범주를 제한하지 않는데, 그 이유는 이들 구현예는 본 발명의 구현예의 예시일 뿐이기 때문이며, 이는 첨부된 청구범위 및 그의 법적 균등물에 의해 정의된다. 임의의 균등한 구현예는 본 발명의 범주 내에 있도록 의도된다. 확실하게, 본원에 나타내고 설명된 것 외에도, 설명된 요소의 대안적인 유용한 조합과 같은 본 발명의 다양한 변경은 설명으로부터 당업자에게 분명할 수 있다. 이러한 변경 및 구현예도 첨부된 청구범위의 범주 내에 있는 것으로 의도된다.

Claims (22)

  1. 실리콘 질화물 층을 형성하는 방법으로서, 상기 방법은,
    기판을 반응 챔버 내에 제공하는 단계;
    질소 및 수소를 포함한 하나 이상의 가스로부터 형성된 활성화된 종에 상기 기판을 노출시키는 단계; 및
    상기 반응 챔버 내의 기판 상에 실리콘 질화물 층을 증착하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 질소 및 수소를 포함하는 하나 이상의 가스는, 질소 함유 가스와 수소 함유 가스를 포함하는, 방법.
  3. 제2항에 있어서, 상기 질소 함유 가스는 질소를 포함하는, 방법.
  4. 제2항에 있어서, 상기 수소 함유 가스는 수소를 포함하는, 방법.
  5. 제1항에 있어서, 상기 질소 및 수소를 포함하는 하나 이상의 가스는 암모니아, 히드라진, 및 제2 가스 중 하나 이상을 포함하는, 방법.
  6. 제5항에 있어서, 상기 제2 가스는 아르곤, 헬륨 또는 질소 중 하나 이상을 포함하는, 방법.
  7. 제1항에 있어서, 상기 실리콘 질화물 층을 증착하는 단계는 플라즈마 강화 증착 공정을 포함하는, 방법.
  8. 제7항에 있어서, 상기 플라즈마 강화 증착 공정은,
    전구체를 상기 반응 챔버에 제공하는 단계;
    상기 반응 챔버를 퍼지하는 단계;
    상기 반응 챔버 내에 활성화된 반응물 종을 형성하는 단계; 및
    활성화된 반응물 종을 퍼지하는 단계를 포함하는, 방법.
  9. 제8항에 있어서, 상기 반응 챔버에 전구체를 제공하고 상기 반응 챔버 내에서 활성화된 반응물 종을 형성하는 단계 동안에, 반응물이 연속적으로 흐르는, 방법.
  10. 제9항에 있어서, 상기 반응물은 질소, 수소 및 암모니아로 이루어진 군으로부터 선택되는, 방법.
  11. 제8항에 있어서, 상기 반응 챔버 내에서 활성화된 반응물 종을 형성하는 단계는, 질소와 수소를 포함한 하나 이상의 가스로부터 활성화된 종을 형성하는 단계를 포함하는, 방법.
  12. 제8항에 있어서, 상기 반응 챔버 내에서 활성화된 반응물 종을 형성하는 단계 중에 플라즈마를 형성하는 데 사용되는 전력의 주파수는, 약 100 kHz 내지 약 2.45 GHz인, 방법.
  13. 제8항에 있어서, 상기 반응 챔버 내에서 활성화된 반응물 종을 형성하는 단계 중에 플라즈마를 형성하는 데 사용되는 전력은, 약 10 W 내지 약 4 kW인, 방법.
  14. 제1항에 있어서, 상기 기판을 활성화된 종에 노출시키는 단계 중에 플라즈마를 형성하는 데 사용되는 전력의 주파수는, 약 100 kHz 내지 약 2.45 GHz인, 방법.
  15. 제1항에 있어서, 상기 기판을 활성화된 종에 노출시키는 단계 중에 플라즈마를 형성하는 데 사용되는 전력은, 약 10 W 내지 약 4 kW인, 방법.
  16. 실리콘 질화물 층을 형성하는 방법으로서, 상기 방법은,
    기판을 반응 챔버 내에 제공하는 단계;
    상기 기판의 표면 상에 실리콘을 열 흡착하기 위해, 상기 기판을 실리콘 함유 전구체에 노출시키는 단계;
    질소와 수소를 포함한 하나 이상의 가스로부터 형성된 활성화된 종에 상기 기판을 노출시키는 단계; 및
    상기 반응 챔버 내의 기판 상에 실리콘 질화물 층을 증착하는 단계를 포함하는, 방법.
  17. 제16항에 있어서, 상기 실리콘 전구체는 실리콘과 수소를 포함하는, 방법.
  18. 제16항에 있어서, 상기 실리콘 질화물 층을 증착하는 단계는 플라즈마 강화 증착 공정을 포함하는, 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 기판을 활성화된 종에 노출시키는 단계는 펄스화된 플라즈마 공정을 포함하는, 방법.
  20. 제19항에 있어서, 상기 기판을 활성화된 종에 노출시키는 중에, 플라즈마를 생성하기 위한 전력이 펄스화되는, 방법.
  21. 제1항 내지 제20항 중 어느 한 항의 방법에 따라 형성된 구조체.
  22. 제1항 내지 제20항 중 어느 한 항의 단계를 수행하기 위한 시스템.
KR1020210001332A 2020-01-20 2021-01-06 전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템 KR20210094462A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062963487P 2020-01-20 2020-01-20
US62/963,487 2020-01-20

Publications (1)

Publication Number Publication Date
KR20210094462A true KR20210094462A (ko) 2021-07-29

Family

ID=76810067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210001332A KR20210094462A (ko) 2020-01-20 2021-01-06 전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템

Country Status (4)

Country Link
US (1) US20210225643A1 (ko)
KR (1) KR20210094462A (ko)
CN (1) CN113136561A (ko)
TW (1) TW202142723A (ko)

Families Citing this family (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
WO2020002995A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
KR100956210B1 (ko) * 2007-06-19 2010-05-04 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 금속 실리콘 질화물 박막의 플라즈마 강화 사이클릭증착방법
US8119540B2 (en) * 2008-03-28 2012-02-21 Tokyo Electron Limited Method of forming a stressed passivation film using a microwave-assisted oxidation process
US20110256734A1 (en) * 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US8586487B2 (en) * 2012-01-18 2013-11-19 Applied Materials, Inc. Low temperature plasma enhanced chemical vapor deposition of conformal silicon carbon nitride and silicon nitride films
US9824881B2 (en) * 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
KR101551199B1 (ko) * 2013-12-27 2015-09-10 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
US9576792B2 (en) * 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9564312B2 (en) * 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9824884B1 (en) * 2016-10-06 2017-11-21 Lam Research Corporation Method for depositing metals free ald silicon nitride films using halide-based precursors
US10176984B2 (en) * 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10043656B1 (en) * 2017-03-10 2018-08-07 Lam Research Corporation Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
US11955331B2 (en) * 2018-02-20 2024-04-09 Applied Materials, Inc. Method of forming silicon nitride films using microwave plasma
US10580645B2 (en) * 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
SG11202107377VA (en) * 2019-01-24 2021-08-30 Applied Materials Inc Methods for depositing silicon nitride

Also Published As

Publication number Publication date
US20210225643A1 (en) 2021-07-22
TW202142723A (zh) 2021-11-16
CN113136561A (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
US20210225643A1 (en) Method for deposition of silicon nitride layer using pretreatment, structure formed using the method, and system for performing the method
US11127589B2 (en) Method of topology-selective film formation of silicon oxide
US11901175B2 (en) Method for selective deposition of silicon nitride layer and structure including selectively-deposited silicon nitride layer
US20210118667A1 (en) Method of topology-selective film formation of silicon oxide
US20210066075A1 (en) Structures including dielectric layers and methods of forming same
US20200266057A1 (en) Cyclical deposition method including treatment step and apparatus for same
US11821078B2 (en) Method for forming precoat film and method for forming silicon-containing film
KR102663011B1 (ko) 기판 상에 실리콘 질화막을 형성하는 방법 및 관련 반도체 소자 구조체
US9754779B1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10529554B2 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US20030215570A1 (en) Deposition of silicon nitride
CN108028172B (zh) 使用硅氢加成钝化的表面选择性原子层沉积
EP1842231A2 (en) Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor
KR20190088079A (ko) 챔버 드리프팅 없이 고온 프로세싱을 가능하게 하는 방법
US20230070199A1 (en) Topology-selective deposition method and structure formed using same
US20220319831A1 (en) Method and system for forming silicon nitride layer using low radio frequency plasma process
US20230395372A1 (en) Method and system for forming patterned structures using multiple patterning process
US20220319833A1 (en) Method and system for mitigating underlayer damage during formation of patterned structures
US20220319858A1 (en) Method and system for forming patterned structures including silicon nitride
US20220108881A1 (en) Method and system for forming silicon nitride on a sidewall of a feature
US20220319832A1 (en) Method and system for depositing silicon nitride with intermediate treatment process
US20240014030A1 (en) Method for selective deposition of silicon nitride and structure including selectively-deposited silicon nitride layer