KR100541671B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100541671B1
KR100541671B1 KR1019990023756A KR19990023756A KR100541671B1 KR 100541671 B1 KR100541671 B1 KR 100541671B1 KR 1019990023756 A KR1019990023756 A KR 1019990023756A KR 19990023756 A KR19990023756 A KR 19990023756A KR 100541671 B1 KR100541671 B1 KR 100541671B1
Authority
KR
South Korea
Prior art keywords
film
arc
metal
aluminum
semiconductor device
Prior art date
Application number
KR1019990023756A
Other languages
English (en)
Other versions
KR20010003459A (ko
Inventor
이철승
이희목
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990023756A priority Critical patent/KR100541671B1/ko
Publication of KR20010003459A publication Critical patent/KR20010003459A/ko
Application granted granted Critical
Publication of KR100541671B1 publication Critical patent/KR100541671B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 알루미늄막과 같은 금속막의 패터닝을 위한 포토리소그라피의 진행시 금속막의 산화를 방지함과 더불어 반사를 방지하여 결함발생을 억제할 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명에 따라 반도체 기판 상에 금속막을 형성하고, 금속막 상에 제 1 ARC막을 형성한 후, 제 1 ARC막 상에 금속막 및 제 1 ARC막보다 그레인 바운더리가 크거나 그레인 바운더리를 구비하지 않고 제 1 ARC막과 유사한 반사율을 갖는 제 2 ARC막을 형성한다. 본 실시예에서, 금속막은 알루미늄막으로 형성하고, 제 1 ARC막은 티타늄과 티타늄 질화막의 적층막으로 형성하고, 제 2 ARC막은 유기 ARC막 또는 무기 ARC막으로 형성한다.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}
도 1은 종래의 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
도 2는 종래의 반도체 소자의 금속배선 형성을 위한 알루미늄막의 식각 후 결함발생을 나타낸 도면.
도 3은 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
(도면의 주요부분에 대한 부호의 설명)
30 : 반도체 기판 31 : 알루미늄막
32 : 제 1 ARC막 33 : 제 2 ARC막
32A : 티타늄막 32B : 티타늄 질화막
100 : 산화물
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 포토리소그라피시 금속막의 산화에 따른 결함발생 및 반사를 억제할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 포토리소그라피를 이용한 패턴의 형성시 높은 반사특성을 갖는 금속에 대하여 반사를 방지하기 위하여 ARC(Anti-Reflection- Coating)막이 적용된다. 또한, 알루미늄막(Al)의 경우에는 이러한 반사방지 이외에도 알루미늄의 열 팽창계수 차이로 인한 알루미늄의 힐락(hillock)을 방지하기 위하여 ARC막으로서 티타늄(Ti)/티타늄 질화막(TiN)을 형성한다.
즉, 도 1은 알루미늄막을 이용한 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(10) 상에 알루미늄막(11)을 형성하고, 알루미늄막(11) 상부에 티타늄막(12A)과 티타늄 질화막(12B)의 적층막으로 이루어진 ARC막(12)을 형성한다. 그런 다음, ARC막(12) 상에 포토레지스트막(미도시)을 도포하고 포토리소그라피로 노광 및 현상하여 ARC막(12)의 일부를 노출시키는 포토레지스트막 패턴을 형성한다. 그리고 나서, 도시되지는 않았지만, 포토레지스트막 패턴을 식각 마스크로하여 ARC막(12) 및 알루미늄막(11)을 식각하여 금속배선(미도시)을 형성하고, 공지된 방법으로 상기 포토레지스트막 패턴을 제거한다.
그러나, 상기한 티타늄/티타늄 질화막과 같은 금속막으로 이루어진 ARC막(12)은 알루미늄막(11)과 같은 그레인 바운더리(GB)를 갖으므로, TMAH((CH3)4OH) 및 H2O의 현상액을 이용한 포토레지스트막의 현상시, 현상액이 ARC막(12)의 그레인 바운더리(GB)를 통하여 알루미늄막(11)으로 침투하여, 도 1에 도시된 바와 같이, 알루미늄막(11)이 산화되어 Al2O3와 같은 산화물(100)이 형성된다. 이러한 산화물(100)은 금속배선 형성을 위한 식각후 브리지성 결함(defect), 예컨대 도 2에 도시된 바와 같은 링결함(ring defect)을 유발한다. 이에 따라, 금속 배선 사이에 브리지가 발생되어, 소자의 신뢰성 및 수율이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 알루미늄막과 같은 금속막의 패터닝을 위한 포토리소그라피의 진행시 금속막의 산화를 방지함과 더불어 반사를 방지하여 결함발생을 억제할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라 반도체 기판 상에 금속막을 형성하고, 금속막 상에 제 1 ARC막을 형성한 후, 제 1 ARC막 상에 금속막 및 제 1 ARC막보다 그레인 바운더리가 크거나 그레인 바운더리를 구비하지 않고 제 1 ARC막과 유사한 반사율을 갖는 유기 ARC막으로 제 2 ARC막을 형성한다.
본 실시예에서, 금속막은 알루미늄막으로 형성하고, 제 1 ARC막은 티타늄과 티타늄 질화막의 적층막으로 형성한다.
삭제
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 3을 참조하면, 반도체 기판(30) 상에 금속막으로서 알루미늄막(31)을 형성하고, 알루미늄막(11) 상부에 티타늄막(32A)과 티타늄 질화막(32B)의 적층막으로 이루어진 제 1 ARC막(32)을 형성한다. 그런 다음, 제 1 ARC막(32) 상에 제 1 ARC막(32) 및 알루미늄막(31)보다 그레인 바운더리가 크거나 그레인 바운더리를 구비하지 않고 제 1 ARC막(32)과 유사한 반사율을 갖는 제 2 ARC막(33)을 형성한다. 바람직하게, 제 2 ARC막(33)은 유기(organic) ARC막 또는 SiON막과 같은 무기 ARC막으로 형성한다. 여기서, 제 2 ARC막(33)은 이후 포토레지스트막의 노광시 반사를 방지함과 동시에 포토레지스트막의 현상시 현상액의 침투를 방지하여 알루미늄막(31)과의 반응에 의한 산화물 생성을 방지한다.
그리고 나서, 제 2 ARC막(33) 상부에 포토레지스트막(미도시)을 도포하고 포토리소그라피로 노광 및 현상하여 제 2 ARC막(33)의 일부를 노출시키는 포토레지스트막 패턴을 형성한다. 그리고 나서, 도시되지는 않았지만, 포토레지스트막 패턴을 식각 마스크로하여 제 2 ARC막(33), 제 1 ARC막(32) 및 알루미늄막(31)을 식각하여 금속배선(미도시)을 형성하고, 공지된 방법으로 상기 포토레지스트막 패턴을 제거한다.
한편, 상기한 실시예와는 달리, 티타늄막(32A)과 티타늄 질화막(32B)의 적층막으로 이루어진 제 1 ARC막(32)을 완전히 배제하고, 알루미늄막(31) 상부에 단지 제 2 ARC막(33)의 단일막을 형성하여도 상기와 같은 효과를 얻을 수 있다.
상기한 본 발명에 의하면, 제 1 ARC막 상부에 그레인 바운더리를 구비하지 않고 제 1 ARC막과 유사한 반사율을 갖는 제 2 ARC막을 형성함으로써, 포토레지스트막 패턴 형성을 위한 포토리소그라피시 노광에 대한 알루미늄막의 반사가 방지됨과 더불어 현상시 현상액이 알루미늄막으로 침투하는 것이 방지된다. 이에 따라, 알루미늄막과 현상액의 반응에 의한 산화물 생성이 방지되어, 결함발생이 억제되어, 배선 사이의 브리지가 방지됨으로써, 결국 소자의 신뢰성 및 수율이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (11)

  1. 반도체 기판 상에 금속막을 형성하는 단계;
    상기 금속막 상에 제 1 ARC막을 형성하는 단계; 및
    상기 제 1 ARC막 상에 상기 금속막 및 제 1 ARC막보다 그레인 바운더리가 크거나 그레인 바운더리를 구비하지 않고 상기 제 1 ARC막과 유사한 반사율을 갖는 유기 ARC막으로 제 2 ARC막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 금속막은 알루미늄막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 ARC막은 티타늄과 티타늄 질화막의 적층막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1019990023756A 1999-06-23 1999-06-23 반도체 소자의 제조방법 KR100541671B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023756A KR100541671B1 (ko) 1999-06-23 1999-06-23 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023756A KR100541671B1 (ko) 1999-06-23 1999-06-23 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010003459A KR20010003459A (ko) 2001-01-15
KR100541671B1 true KR100541671B1 (ko) 2006-01-12

Family

ID=19594619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023756A KR100541671B1 (ko) 1999-06-23 1999-06-23 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100541671B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5639687A (en) * 1993-07-06 1997-06-17 Motorola Inc. Method for forming an integrated circuit pattern on a semiconductor substrate using silicon-rich silicon nitride
JPH09219450A (ja) * 1996-02-09 1997-08-19 Denso Corp 半導体装置の製造方法
KR19980067534A (ko) * 1997-02-05 1998-10-15 문정환 반도체 소자의 평탄보호막 형성방법
KR19990013545A (ko) * 1997-07-02 1999-02-25 이시무라가즈키요 배선 형성 방법
JPH1197442A (ja) * 1997-09-24 1999-04-09 Sony Corp パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5639687A (en) * 1993-07-06 1997-06-17 Motorola Inc. Method for forming an integrated circuit pattern on a semiconductor substrate using silicon-rich silicon nitride
JPH09219450A (ja) * 1996-02-09 1997-08-19 Denso Corp 半導体装置の製造方法
KR19980067534A (ko) * 1997-02-05 1998-10-15 문정환 반도체 소자의 평탄보호막 형성방법
KR19990013545A (ko) * 1997-07-02 1999-02-25 이시무라가즈키요 배선 형성 방법
JPH1197442A (ja) * 1997-09-24 1999-04-09 Sony Corp パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置

Also Published As

Publication number Publication date
KR20010003459A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US4668335A (en) Anti-corrosion treatment for patterning of metallic layers
JP2000150644A (ja) 半導体デバイスの製造方法
US20070166979A1 (en) Metal etching process and rework method thereof
JP2007149768A (ja) 半導体装置の製造方法
KR100541671B1 (ko) 반도체 소자의 제조방법
US5962346A (en) Fluorine-doped silicate glass hard mask to improve metal line etching profile
US5869365A (en) Method of forming T electrode in field effect transistor
JP2003309172A (ja) デュアルダマシンプロセスにおけるパターン形成方法
JPH07307333A (ja) パターン形成方法
US20080001295A1 (en) Method for reducing defects after a metal etching in semiconductor devices
JPS6347951A (ja) 半導体装置の製造方法
JP2007103571A (ja) 半導体装置の製造方法
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
JPH08107112A (ja) 半導体装置の配線形成方法
JPH04144230A (ja) 半導体装置及びその製造方法
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
JP2737256B2 (ja) 半導体装置の製造方法
KR100467496B1 (ko) 반도체 소자 제조 방법
KR0172536B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0738386B2 (ja) エツチング方法
KR0137619B1 (ko) 반도체 장치 제조 방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
KR100265822B1 (ko) 포토레지스트 패턴 형성방법
KR100517910B1 (ko) 반도체소자의금속배선구조및그제조방법
JP2008191601A (ja) ポリイミドのパターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee