JPS6347951A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6347951A
JPS6347951A JP19161586A JP19161586A JPS6347951A JP S6347951 A JPS6347951 A JP S6347951A JP 19161586 A JP19161586 A JP 19161586A JP 19161586 A JP19161586 A JP 19161586A JP S6347951 A JPS6347951 A JP S6347951A
Authority
JP
Japan
Prior art keywords
film
aluminum
silicide layer
melting point
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19161586A
Other languages
English (en)
Inventor
Kimimaro Yoshikawa
公麿 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19161586A priority Critical patent/JPS6347951A/ja
Publication of JPS6347951A publication Critical patent/JPS6347951A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電極配線に金属配線を用いた半導体装置の製造
方法に関する。
〔従来の技術〕
半導体装置の電極配線として従来アルミニウム膜が使用
されているが、近年ではこのアルミニウム膜上に種々の
膜を形成して電極配線を多層に構成するものが提案され
ている。
例えば、D、S、Gardner et al、IEE
E Trans、EIectron Devices、
vol、ED−32,No、2+pp174〜183.
Feb、1985又はS、Shima et al、P
roc、International IEEEVLS
I Multilevel Interconnect
ion conf、pp61〜67、June 198
4にはアルミニウム配線上に高融点金属膜又はシリサイ
ド層を形成したものが提案されている。また、山木他、
 1984年秋第4s回応用物理学会、 P470には
アルミニウム配線上にアモルファスシリコン膜を形成し
たものが提案されている。
前記した高融点金属やシリサイド層をアルミニウム配線
上に形成したものは、アルミニウム配線におけるエレク
トロマイグレーションの防止やヒロックの防止に有効で
あり、またアモルファスシリコン膜を形成したものはア
ルミニウム配線fz面の反射を防止する上で有効である
〔発明が解決しようとする問題点〕
上述した従来の配線構造では、高融点金属によりアルミ
ニウム配線のエレクトロマイグレーションやヒロックを
防止できるものの、アルミニウム配線表面からの光反射
が大きいため、アルミニウム配線をパターン形成する際
のフォトリソグラフィ工程において、アルミニウム配線
の段差部等において光の干渉が発生し、フォトレジスト
に定在波が生じて良好なパターン形成が困難になるとい
う問題がある。
また、前記文献におけるシリサイド層では、この上に更
にアルミニウムーシリコン層を形成しているため、この
アルミニウム層で反射率が増大してしまい、高融点金属
と同様に光干渉による良好なパターン形成が困難なもの
になっている。
更に、アモルファスシリコン膜を形成したものは、アル
ミニウム表面の光反射を抑制してパターン形成には有効
ではあるが、エレクトロマイグレーションやヒロック防
止には効果がなく、半導体装置の特性の低下を招くとい
う問題がある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、金属配線における表
面反射を防止して良好なパターン形成を可能にするとと
もに、金属配線におけるエレクトロマイグレーション及
びヒロックの発生を防止する金属配線構造を有する半導
体装置の製造を可能とするものである。
本発明の半導体装置の製造方法は、アルミニウム等の金
属配線表面に高融点金属シリサイド層又は表面が酸化さ
れた高融点金属膜を形成し、この上にフォトレジストを
形成しかつ露光、現像してマスクを形成した上で、前記
高融点金属シリサイド層又は高融点金属膜とともに前記
金属配線をパターンエツチングして多層の金属配線を形
成する工程を含んでいる。
〔実施例〕
次に、本発明を図面を参照して説明する。
(実施例1) 第1図は本発明の第1実施例の断面図であり、同図(a
)のように比抵抗1〜10ΩcmのP型シリコン基板1
上に1μm厚の酸化膜2を形成し、この上に1μm厚の
アルミニウム膜3を形成する。
更に、この上に高融点金属シリサイド層であるタングス
テンシリサイド層4を200人の厚さにスパッタ法によ
り形成する。
次いで、同図(b)のように、この上にポジ型フォトレ
ジスト5を塗布した後、フォトマスク6を用いて436
nmの単色光で縮小投影露光する。
そして、このフォトレジスト5を現像してフォトマスク
6のパターンと同一のフォトレジストを残し、更にこれ
をマスクにしてC,cl、等のガスを用いて異方性エツ
チングを行い、前記タングステンシリサイド層4及びア
ルミニウム膜3をエツチングする。しかる上で、フォト
レジスト5を除去することにより、同図(c)のように
所要パターンの電極を完成する。なお、タングステンシ
リサイド層4はそのまま残しておく。
この製造工程によれば、同図(b)におけるフォトレジ
スト5への露光時に、アルミニウム膜3上のタングステ
ンシリサイド層4が単色光を吸収するために、この面か
らの反射光は極めて少なくなり、フォトレジスト5にお
ける光の干渉が原因とされる定在波の発生が防止できる
。これにより、特にパターンエツジ部の鮮鋭度の高い露
光を行うことが可能となり、精度の高いフォトレジスト
パターン及び電極配線を得ることができる。
また、完成後の電極配線は、アルミニウム膜3の上層に
タングステンシリサイド層4が一体に形成されることに
なるので、アルミニウム膜3のエレクトロマイグレーシ
ョンやヒロックを有効に防止することができる。
なお、第2図にタングステンシリサイド層4の膜厚と反
射率の測定結果を示す。この結果、タングステンシリサ
イド層4をアルミニウム膜3上に形成すれば、75%以
上のアルミニウムの反射率を45%以下に抑制できるこ
とが判る。
(実施例2) 第3図は本発明の第2実施例の断面図であり、第1図と
同一部分には同一符号を付しである。
この実施例では、同図(a)のようにシリコン基板1の
酸化膜2上にアルミニウム膜3を形成した上に、スパッ
タ法等により高融点金属であるモリブデン膜7を500
人の膜厚に形成している。そして、これを400℃のN
2+0□雰囲気でガスアニールし、モリブデン膜7の表
面にモリブデン酸化膜8を形成する。
次いで、同図(b)のようにフォトレジスト5を塗布形
成した後、フォトマスク6を用いて波長436nmの光
で縮小投影露光を行う。
そして、このフォトレジスト5を現像してマスクを構成
した上で、CF4 +O□ガスでモリブデン酸化膜8及
びモリブデン膜7を、またCCl4のガスでアルミニウ
ム膜3を夫々異方性エツチングし、同図(C)のように
アルミニウム膜3.モリブデン膜7及びモリブデン酸化
膜8を所要形状にパターン形成し、金属配線を完成する
。フォトレジスト5はその後除去し、一方モリブデン膜
7とモリブデン酸化膜8はそのまま残存させていること
は言うまでもない。
この製造方法では、モリブデン酸化膜8の光吸収率が大
きいために反射防止膜として十分機能でき、第1実施例
と同様にフォトレジスト5における定在波の発生を防止
し精度の高いパターン形成を可能とする。また、このモ
リブデン膜7によりアルミニウム膜3のエレクトロマイ
グレーション及びヒロックを防止できることは勿論であ
る。
〔発明の効果〕
以上説明したように本発明は、アルミニウム等の金属配
線表面に高融点金属シリサイド層又は表面が酸化された
高融点金属膜を形成した上で、フォトレジストへの露光
、現像を行い、かつこれをマスクとしてエツチングを行
って金属配線を形成する工程を含んでいるので、金属配
線の表面反射率を45%程度以下に低下でき、これを反
射防止膜として光の干渉を防止して良好なパターン形成
を可能にするとともに、この上層膜により金属配線にお
けるエレクトロマイグレーションやヒロックを防止して
その信頼性を向上することができる。
【図面の簡単な説明】 第1図(a)〜(C)は本発明の第1実施例を製造工程
順に示す断面図、第2図はタングステンシリサイド層の
反射率を示す特性図、第3図(a)〜(c)は第2実施
例を製造工程順に示す断面図である。 1・・・シリコン基板、2・・・酸化膜、3・・・アル
ミニウム膜、4・・・タングステンシリサイド層、5・
・・フォトレジスト、6・・・フォトマスク、7・・・
モリブデン膜、8・・・モリブデン酸化膜。 代理人 弁理士  鈴 木 章 夫 第1図 第2図 ノングヌテ/ン2プ峠県   (A) 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)アルミニウム等の金属配線表面に高融点金属シリ
    サイド層又は表面が酸化された高融点金属膜を形成する
    工程と、この上にフォトレジストを形成しかつ露光、現
    像してマスクを形成する工程と、前記高融点金属シリサ
    イド層又は高融点金属膜とともに前記金属配線をパター
    ンエッチングする工程とを含むことを特徴とする半導体
    装置の製造方法。
  2. (2)金属配線にアルミニウム膜を用い、この上に表面
    反射率が50%以下のタングステンシリサイド層又は表
    面にモリブデン酸化膜を有するモリブデン膜を形成して
    なる特許請求の範囲第1項記載の半導体装置の製造方法
JP19161586A 1986-08-18 1986-08-18 半導体装置の製造方法 Pending JPS6347951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19161586A JPS6347951A (ja) 1986-08-18 1986-08-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19161586A JPS6347951A (ja) 1986-08-18 1986-08-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6347951A true JPS6347951A (ja) 1988-02-29

Family

ID=16277579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19161586A Pending JPS6347951A (ja) 1986-08-18 1986-08-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6347951A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253256A (ja) * 1988-03-31 1989-10-09 Nec Corp 配線の形成方法
JPH02264433A (ja) * 1989-04-05 1990-10-29 Seiko Epson Corp 半導体装置
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
JPH04328832A (ja) * 1991-04-30 1992-11-17 Hitachi Ltd 半導体装置
US5313100A (en) * 1991-04-26 1994-05-17 Mitsubishi Denki Kabushiki Kaisha Multilayer interconnection structure for a semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253256A (ja) * 1988-03-31 1989-10-09 Nec Corp 配線の形成方法
JPH02264433A (ja) * 1989-04-05 1990-10-29 Seiko Epson Corp 半導体装置
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5712140A (en) * 1991-04-19 1998-01-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing interconnection structure of a semiconductor device
US5313100A (en) * 1991-04-26 1994-05-17 Mitsubishi Denki Kabushiki Kaisha Multilayer interconnection structure for a semiconductor device
US5475267A (en) * 1991-04-26 1995-12-12 Mitsubishi Denki Kabushiki Kaisha Multilayer interconnection structure for a semiconductor device
JPH04328832A (ja) * 1991-04-30 1992-11-17 Hitachi Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP2000150644A (ja) 半導体デバイスの製造方法
JPH02276248A (ja) 導電性スタツド及び導線を形成する方法
JP2503217B2 (ja) 電極配線の形成方法
JPS6347951A (ja) 半導体装置の製造方法
JPH04251925A (ja) 半導体装置の製造方法
JP3303745B2 (ja) 半導体装置の製造方法
JPH09232315A (ja) 半導体装置の製造方法
JPH08107112A (ja) 半導体装置の配線形成方法
KR0137619B1 (ko) 반도체 장치 제조 방법
JPS61141158A (ja) バンプ電極形成方法
JPH05144812A (ja) 半導体装置の製造方法
JPH07130741A (ja) 半導体装置の製造方法
JP2737256B2 (ja) 半導体装置の製造方法
JPS63316053A (ja) 光の量を減じるための方法
KR100370121B1 (ko) 반도체소자의 공정단순화 방법
KR100541671B1 (ko) 반도체 소자의 제조방법
JPH06132286A (ja) 半導体装置及びその製造方法
KR0144019B1 (ko) 반도체 소자의 금속배선 형성방법
JP3079608B2 (ja) 半導体装置の製造方法
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
KR0156121B1 (ko) 마스크패턴 제거방법
JPS63160224A (ja) 半導体装置の製造方法
JPH0373526A (ja) パターン形成方法
JPS5885549A (ja) 半導体装置の製造方法
JP2001176962A (ja) 半導体装置及び製造方法