KR0156121B1 - 마스크패턴 제거방법 - Google Patents

마스크패턴 제거방법 Download PDF

Info

Publication number
KR0156121B1
KR0156121B1 KR1019940026831A KR19940026831A KR0156121B1 KR 0156121 B1 KR0156121 B1 KR 0156121B1 KR 1019940026831 A KR1019940026831 A KR 1019940026831A KR 19940026831 A KR19940026831 A KR 19940026831A KR 0156121 B1 KR0156121 B1 KR 0156121B1
Authority
KR
South Korea
Prior art keywords
mask pattern
layer
resist
etched
oxide film
Prior art date
Application number
KR1019940026831A
Other languages
English (en)
Other versions
KR960015768A (ko
Inventor
이준석
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940026831A priority Critical patent/KR0156121B1/ko
Publication of KR960015768A publication Critical patent/KR960015768A/ko
Application granted granted Critical
Publication of KR0156121B1 publication Critical patent/KR0156121B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 마스크패턴 제거방법에 관한 것으로, 피식각층에 가해지는 손상없이 마스크패턴을 제거하기 위한 것이다.
본 발명은 반도체기판상에 형성된 피식각층을 패터닝하기 위해 형성된 유기질층과 이 유기질층 상부에 형성된 무기질층으로 이루어진 마스크패턴을 제거하는 방법에 있어서, 상기 마스크패턴이 형성된 피식각층 전면에 상기 마스크패턴을 완전히 덮을 수 있는 두께로 레지스트를 도포하는 단계와, 상기 레지스트를 선택적으로 시릴레이션공정을 행하고 O2플라즈마를 이용하여 식각공정을 행하여 상기 마스크패턴 상부의 레지스트부분을 제거함과 동시에 상기 마스크패턴이 형성되어 있지 않은 노출된 상기 피식각층 상부의 상기 레지스트 표면에 산화막을 형성하는 단계, 상기 마스크패턴 상부의 무기질층과 상기 산화막을 식각하는 단계, 상기 마스크패턴의 유기질층과 상기 남아 있는 레지스트층을 제거하는 단계로 이루어지는 마스크패턴 제거방법을 제공함으로써 피식각층에 손상을 가하지 않으면서 마스크패턴을 효과적으로 제거할 수 있도록 한다.

Description

마스크패턴 제거방법
제1도는 종래의 마스크패턴 제거방법을 도시한 도면.
제2도는 본 발명의 일실시예에 의한 마스크패턴 제거방법을 도시한 공정순서도.
제3도는 본 발명의 다른 실시예에 의한 마스크패턴 제거방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 피식각층
3,6 : 레지스트 4,8 : 산화막
본 발명은 마스크패턴 제거방법에 관한 것으로, 무기질과 유기질로 이루어진 복합패턴을 제거하는 방법에 관한 것이다.
반도체 제조공정에 있어서, 시릴레이션(silylation)에 의한 마스크패턴형성시 또는 3층 레지스트공정에 의한 마스크패턴형성시 선폭이 부정확하게 형성되었거나 프로파일이 부적절한 경우등과 같이 마스크패턴을 제거해야할 경우가 발생할 때 하층기판에 손상을 가하지 않으면서 패턴을 제거해야 한다.
그러나 하층기판의 재료가 산화막이거나 BPSG(Borophospho silicate glass), 금속 또는 폴리실리콘등일 경우, 시릴레이션공정 또는 3층 레지스트공정을 이용하여 마스크패턴을 형성하게 되면 이 마스크패턴은 레지스트와 시릴화층(시릴레이션공정일 경우) 또는 레지스트와 중간층(3층 레지시트공정일 경우)과 같은 무기질과 유기질이 복합된 패턴이 된다.
따라서 상기 마스크패턴을 이루는 무기질층과 상기 하층기판을 이루는 막질이 동일하거나 유사한 경우가 발생하게 되며, 이로 인해 마스크패턴 제거시 이들 하층기판의 표면손상이 일어나게 되어 소자 특성이 많은 영향을 주며, 폴리머(polymer) 에 의한 잔류물(residue)발생이 심하여 불순물입자(particle) 생성의 요인을 제공하게 된다.
제1도는 종래기술을 도시한 것으로, 반도체기판(1)상에 형성된 패터닝하고자 하는 하층막(2)상부에 형성되어 있는 레지스트(3)와 산화막(4)으로 이루어진 마스크패턴을 제거하는데 있어서, F기가 포함된 가스로 식각한 다음 O2플라즈마로 식각을 하는데, 이때, 상기 하층막(2)이 상기 마스크패턴의 산화막(4)과 동일한 재질일 경우 제1b도에 도시된 바와 같이 하층막(2) 표면이 상기 식각공정시에 손상(5)을 입게 된다.
이와 같이 소정의 피식각층을 패터닝하기 위한 사진식각공정에 있어서 유기물질인 레지스트외에 무기질인 다른 재료를 함께 사용하여 마스크패턴을 형성하는 레지스트공정, 예컨대 3층 레지스트공정 또는 시릴레이션방법을 이용함에 있어서, 공정상의 어떠한 오류로 인하여 형성된 마스크패턴을 제거해야 할 경우, 마스크패턴을 이루고 있는 레지스트이외의 다른재료, 즉, 3층 레지스트공정에서 사용되는 중간층 또는 시릴화된(silylated) 패턴의 실리레이션층등이 상기 패터닝하고자 하는 피식각층의 막질이 같거나 유사하게 되면 마스크패턴 제거공정시에 상기 피식각층의 노출된 부분이 손상을 입게 된다.
따라서 상기 피식각층의 패터닝공정을 다시 행할 경우 재현성의 문제가 되게 된다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 피식각층에 가해지는 손상없이 마스크패턴을 제거할 수 있는 방법을 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명의 마스크패턴 제거방법은 반도체기판상에 형성된 피식각층을 패터닝하기 위해 형성된 유기질층과 이 유기질층 상부에 형성된 무기질층으로 이루어진 마스크패턴을 제거하는 방법에 있어서, 상기마스크패턴이 형성된 피식각층 전면에 상기 마스크패턴을 완전히 덮을 수 있는 두께로 레지스트를 도포하는 단계와, 상기 레지스트에 선택적으로 시릴레이션공정을 행하고 O2플라즈마를 이용하여 식각공정을 행하여 상기 마스크패턴 상부의 레지스트부분을 제거함과 동시에 상기 마스크패턴이 형성되어 있지 않은 노출된 상기 피식각층 상부의 상기 레지스트 표면에 산화막을 형성하는 단계, 상기 마스크패턴 상부의 무기질층과 상기 산화막을 식각하는 단계, 상기 마스크패턴의 유기질층과 상기 남아 있는 레지스트층을 제거하는 단계로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명의 일실시예에 의한 마스크패턴 제거방법을 도시하였다.
제2a도에 도시된 바와 같이반도체기판(1)상에 형성된 패터닝하고자 하는 피식각층(2), 예컨대 산화막상에 이 산화막을 패터닝하기 위해 형성한 제1레지스트(3)와 제1산화막(4)으로 이루어진 마스크패턴을 제거하기 위해 제2b도에 도시된 바와 같이 상기 마스크패턴을 완전히 덮을 수 있는 두께로 상기 기판(1) 전면에 손상방지용 제2레지스트(6)를 도포한 후, 선택적으로 노광공정(7)을 행한다. 이때, 상기 각 마스크패턴 양측의 제2레지스트(6)에만 노광되도록 한다. 상기 마스크패턴을 이루는 제1레지스트(3)는 1.0-2.0㎛의 두께를 가지며, 제1산화막(4)은 0.1-0.5㎛의 두께를 갖는다. 그리고 상기 손상방지용 제2레지스트(6)는 1.1-3.0㎛의 두께로 형성한다.
이어서 제2c도에 도시된 바와 같이 실리레이션공정(9)을 행한 후, O2플라즈마를 이용하여 식각공정을 행하면, 상기 노광된 제2레지스트(6) 상부에는 실리콘이 확산되어 제2산화막(8)이 형성되고 제2d도에 도시된 바와 같이 노광되지 않은 상기 마스크패턴 상부의 제2레지스트(6)는 식각에 의해 제거된다.
다음에 제2e도에 도시된 바와 같이 상기 제1, 제2산화막(4,8)을 불소(F)기가 포함된 가스를 이용하여 식각해낸다.
이어서 제2f도와 같이 상기 제1레지스트(3)패턴과 남아 있는 제2레지스트(6)를 제거하게 되면 피식각층(2)인 산화막에 손상을 입히는 일 없이 레지스트를 제거할 수 있게 된다.
다음에 제3도를 참조하여 본 발명의 다른 실시예에 의한 마스크패턴 제거방법을 설명한다.
제3a도에 도시된 바와 같이 반도체기판(1)상에 형성된 패터닝하고자 하는 피식각층(2), 예컨대 산화막상에 이 산화막을 패터닝하기 위해 형성한 제1레지스트(3)와 제1산화막(4)으로 이루어진 마스크패턴을 제거하기 위해 제3b도에 도시된 바와 같이 상기 마스크패턴을 완전히 덮을 수 있는 두께로 상기 기판 전면에 제2레지스트(6)를 도포한다.
이어서 제3c도에 도시된 바와 같이 상기 제3a도의 마스크패턴 형성시 사용하였던 마스크를 이용하여 상기 제2레지스트(6)를 선택적으로 노광(7) 및 현상하여 상기 각 마스크패턴 양측 영역에만 제2레지스트(6)를 남긴다.
다음에 제3d도에 도시된 바와 같이 불소기가 포함된 가스를 이용하여 노출된 제1산화막(4)을 제거한 후, 제3e도에 도시된 바와 같이 상기 제1레지스트(3)패턴 및 제2레지스트(6)를 제거하는바, 이때 피식각층(2)인 산화막이 손상을 입는 일은 없게 된다.
한편, 레지스트 하층의 단차가 없는 경우에는 상기 제3b도까지의 공정을 진행한 다음, 마스크없이 레지스트와 산화막과의 식각선택비를 고려하여 블러드식각(blood etch)을 할 수도 있다.
그리고, 본 발명의 실시예에 따라 잘못 형성된 마스크패턴을 제거한 다음의 후공정은 상기 피식각층(2)상에 원하는 바대로 형성되도록 제2마스크패턴(도시하지 않음)을 다시 형성하고, 상기 제2마스크패턴을 사용하여 상기 피식각층(2)을 선택 식각하는 것이다.
이와 같이 본 발명은 피식각층을 노출시키지 않은 상태에서 피식각층과 동일하거나 유사한 재질로 된 층을 포함한 마스크패턴을 제거함으로써 피식각층이 손상되는 것을 방지한다.
이에 따라 피식각층의 손상이 없으므로 불순물입자등이 발생하는 일도 없게 되므로 재작업에 의해 소자를 제조할 경우 소자특성이 개선된다. 이상 상술한 바와 같이 본 발명에 의하면, 레지스트와 같은 유기질과 산화막등과 같은 무기질로 이루어진 복합패턴을 효과적으로 제거할 수 있다.
특히 하층막의 단차가 복잡하게 형성되어 있는 금속배선 형성용 마스크패턴의 제거나 게이트 형성용 마스크패턴등을 제거하는데 매우 효과적이다.

Claims (16)

  1. 반도체기판상에 형성된 피식각층을 패터닝하기 위해 형성된 유기질층과 이 유기질층 상부에 형성된 무기질층으로 이루어진 마스크패턴을 제거하는 방법에 있어서, 상기 마스크패턴이 형성된 피식각층 전면에 상기 마스크패턴을 완전히 덮을 수 있는 두께로 레지스트를 도포하는 단계와, 상기 레지스트에 선택적으로 시릴레이션공정을 행하고 O2플라즈마를이용하여 식각공정을 행하여 상기 마스크패턴 상부의 레지스트부분을 제거함과 동시에 상기 마스크패턴이 형성되어 있지 않은 노출된 상기 피식각층 상부의 상기 레지스트 표면에 산화막을 형성하는 단계, 상기 마스크패턴 상부의 무기질층과 상기 산화막을 식각하는 단계, 상기 마스크패턴의 유기질층과 상기 남아 있는 레지스트층을 제거하는 단계로 이루어지는 것을 특징으로 하는 마스크패턴 제거방법.
  2. 제1항에 있어서, 상기 피식각층과 상기 마스크패턴을 이루는 무기질층이 동일하거나 유사한 물질로 이루어진 것임을 특징으로 하는 마스크패턴 제거방법.
  3. 제1항에 있어서, 상기 마스크패턴을 이루는 유기질층은 레지스트로 이루어진 것을 특징으로 하는 마스크패턴 제거방법.
  4. 제1항에 있어서, 상기 마스크패턴은 시릴레이션공정에 의해 형성된 것임을 특징으로 하는 마스크패턴 제거방법.
  5. 제1항에 있어서, 상기 마스크패턴은 다층레지스트공정에 의해 형성된 하층레지스트와 중간층으로 이루어진 구조임을 특징으로 하는 마스크패턴 제거방법.
  6. 제1항에 있어서, 상기 피식각층은 산화막, 폴리실리콘, 질화막, 금속 및 BPSG중에서 선택된 어느 하나로 이루어짐을 특징으로 하는 마스크패턴 제거방법.
  7. 제1항에 있어서, 상기 마스크패턴을 이루는 무기질층은 산화막, 폴리실리콘, 질화막, 금속 및 BPSG중에서 선택된 어느 하나로 이루어짐을 특징으로 하는 마스크패턴 제거방법.
  8. 반도체기판상에 형성된 피식각층을 패터닝하기 위해 형성된 유기질층과 이 유기질층 상부에 형성된 무기질층으로 이루어진 마스크패턴을 제거하는 방법에 있어서, 상기 마스크패턴이 형성된 피식각층 전면에 상기 마스크패턴을 완전히 덮을 수 있는 두께로 레지스트를 도포하는 단계와, 상기 레지스트를 상기 마스크패턴이 형성되어 있지 않은 노출된 상기 피식각층 상부에만 선택적으로 남기는 단계, 상기 마스크패턴 상부의 무기질층을 제거하는 단계, 상기 마스크패턴의 유기질층과 상기 남아 있는 레지스트층을 제거하는 단계로 이루어지는 것을 특징으로 하는 마스크패턴 제거방법.
  9. 제8항에 있어서, 상기 피식각층과 상기 마스크패턴을 이루는 무기질층이 동일하거나 유사한 물질로 이루어진 것임을 특징으로 하는 마스크패턴 제거방법.
  10. 제8항에 있어서, 상기 마스크패턴을 이루는 유기질층은 레지스트로 이루어진 것을 특징으로 하는 마스크패턴 제거방법.
  11. 제8항에 있어서, 상기 마스크패턴은 시릴레이션공정에 의해 형성된 것임을 특징으로 하는 마스크패턴 제거방법.
  12. 제8항에 있어서, 상기 마스크패턴은 다층레지스트공정에 의해 형성된 하층레지스트와 중간층으로 이루어진 구조임을 특징으로 하는 마스크패턴 제거방법.
  13. 제8항에 있어서, 상기 피식각층은 산화막, 폴리실리콘, 질화막, 금속 및 BPSG중에서 선택된 어느 하나로 이루어짐을 특징으로 하는 마스크패턴 제거방법.
  14. 제8항에 있어서, 상기 마스크패턴을 이루는 무기질층은 산화막, 폴리실리콘, 질화막, 금속 및 BPSG중에서 선택된 어느 하나로 이루어짐을 특징으로 하는 마스크패턴 제거방법.
  15. 제8항에 있어서, 상기 레지스트를 상기 마스크패턴이 형성되어 있지않은 노출된상기 피식각층 상부에만 선택적으로 남기는 단계는 상기 레지스트를 선택적으로 노광 및 현상하는 공정에 의해 행해짐을 특징으로 하는 마스크패턴 제거방법.
  16. 제8항에 있어서, 상기 레지스트를 상기 마스크패턴이 형성되어 있지 않은 노출된 상기 피식각층 상부에만 선택적으로 남기는 단계는 상기 레지스트와 상기 마스크패턴을 이루는 무기질층과의 식각선택비를 조절하여 블러드식각하는 공정에 의해 행해짐을 특징으로 하는 마스크패턴 제거방법.
KR1019940026831A 1994-10-20 1994-10-20 마스크패턴 제거방법 KR0156121B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940026831A KR0156121B1 (ko) 1994-10-20 1994-10-20 마스크패턴 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026831A KR0156121B1 (ko) 1994-10-20 1994-10-20 마스크패턴 제거방법

Publications (2)

Publication Number Publication Date
KR960015768A KR960015768A (ko) 1996-05-22
KR0156121B1 true KR0156121B1 (ko) 1998-12-01

Family

ID=19395498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026831A KR0156121B1 (ko) 1994-10-20 1994-10-20 마스크패턴 제거방법

Country Status (1)

Country Link
KR (1) KR0156121B1 (ko)

Also Published As

Publication number Publication date
KR960015768A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
US5219788A (en) Bilayer metallization cap for photolithography
US6423475B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
KR100295426B1 (ko) 배선형성방법
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
US6187687B1 (en) Minimization of line width variation in photolithography
US5922516A (en) Bi-layer silylation process
KR100281213B1 (ko) 반도체 장치 제조 방법
KR0156121B1 (ko) 마스크패턴 제거방법
US6686129B2 (en) Partial photoresist etching
KR0156124B1 (ko) 반도체소자의 금속배선 형성방법
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
KR20010004343A (ko) 실리레이션된 이중 감광막을 이용한 패턴 형성 방법
JPH06224188A (ja) 集積回路製造方法
JPH02262338A (ja) 半導体装置の製造方法
KR910006544B1 (ko) 접속창 형성방법
KR100215874B1 (ko) 반도체소자 제조방법
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
JP3079608B2 (ja) 半導体装置の製造方法
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP3651645B2 (ja) 半導体装置の製造方法
KR950009293B1 (ko) 식각선택비가 향상된 단층레지스트 패턴 형성방법
KR910001193B1 (ko) 반도체 장치의 제조방법
KR0144019B1 (ko) 반도체 소자의 금속배선 형성방법
JPH08139073A (ja) 半導体装置の製造方法
KR19980058461A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee