KR100215874B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR100215874B1
KR100215874B1 KR1019960072190A KR19960072190A KR100215874B1 KR 100215874 B1 KR100215874 B1 KR 100215874B1 KR 1019960072190 A KR1019960072190 A KR 1019960072190A KR 19960072190 A KR19960072190 A KR 19960072190A KR 100215874 B1 KR100215874 B1 KR 100215874B1
Authority
KR
South Korea
Prior art keywords
bpsg
semiconductor device
photoresist
polysilicon
insulating film
Prior art date
Application number
KR1019960072190A
Other languages
English (en)
Other versions
KR19980053134A (ko
Inventor
박종오
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960072190A priority Critical patent/KR100215874B1/ko
Publication of KR19980053134A publication Critical patent/KR19980053134A/ko
Application granted granted Critical
Publication of KR100215874B1 publication Critical patent/KR100215874B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 층간절연막으로 사용되는 BPSG의 크랙을 방지하여 소자의 신뢰성을 향상시키는데 적당한 반도체소자 제조방법을 제공하기 위한 것이다.
이를위한 본 발명의 반도체소자 제조방법은 BPSG를 층간절연막으로 사용하는 반도체소자에 있어서, 상기 BPSG상에 포토레지스트를 도포한 후 비노광영역의 포토레지스트를 선택적으로 노광시켜 패터닝하는 공정과, 상기 패터닝된 포토레지스트를 마스크로 하여 비노광영역의 BPGS에 선택적으로 복수개의 홀을 형성하는 공정과, 상기 홀내부에 폴리실리콘을 증착하여 BPSG내에 폴리실리콘으로 이루어진 기둥들을 형성하는 공정을 포함하여 이루어진다.

Description

반도체소자 제조방법
본 발명은 반도체소자에 관한 것으로 특히 충간절연막으로 사용되는 BPSG(Boron Phosphorus Si1cate G1ass)의 크랙(Crack)을 방지하는뎨 적당한 반도체소자 제조방법에 관한 것이다.
다층배선 기술에 있어서, 상부금속 배선층을 형성하기 위해 층간절연막을 증착한다.
이때 가장 널리 사용되는 층간절연막은 BPSG(Boron Phosphorus Si1cate Glass) 이다.
상기 층간절연막으로서 BPSG를 증착한 후 평탄화를 위해서 열처리공정을 수행한다.
상기 열처리공정시 상기 BPSG가 플로우(Flow)된다.
이와같이 열처리를 하게되면 상기 BPSG와 그 하부의 절연층(예를들어 산화막또는 질화막)이 함께 플로우된다.
그러나 상기 BPSG와 절연층의 플로우속도는 서로 차이를 보이므로 상기 BPSG가 스트레스를 받게된다.
이와 같은 종래 반도체소자 제조방법은 전술한 바와같이 층간절연막으로서 BPSG를 사용하게 되면 이후 열처리 공정시 상기 BPSG가 스트레스를 받게되고 이러한 스트레스로 인하여 미세한 균열(Crack)이 발생되어 소자의 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 BPSG의 크랙(Crack)을 방지하여 소자의 신뢰성을 향상시키는데 적당한 반도체소자 제조방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 웨이퍼의 노광맵(Map)을 보여주는 도면
도면의 주요부분에 대한 부호의 설명
11 : 웨이퍼 12 : 노광영역
13 : 폴리실리콘
상기의 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 BPSG를 층간 절연막으로 사용하는 반도체소자에 있어서, 상기 BPSG상에 포토례지스트를 도포한 후 비노광영역의 포토레지스트를 선택적으로 노광시켜 패터닝하는 공정과, 상기 패터닝된 포토레지스트를 마스크로 하여 비노광영역의 BPGS에 선택적으로 복수개의 홀을 형성하는 공정과, 상기 홀내부에 폴리실리콘을 증착하여 BPSG내에 폴리실리콘으로 이루어진 기둥들을 형성하는 공정을 포함하여 이루어진다.
이하, 본 발명의 반도체소자 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명에 따른 웨이퍼의 노광 맵(Map)을 보여준다.
먼저, 본 발명은 BPSG의 크랙을 방지하고자 웨이펴상의 비노광영역의 일부영역에서 상기 BPSG에 홀을 형성하고 그 홀에 폴리실리콘(13)을 증착하여 상기 폴리실리콘이 기둥역할을 하여 BPSG에 크랙이 발생되는 것을 방지하도록 하였다.
이를 위해서 도 1에 도시한 바와같이 전면에 BPSG가 증착된 웨이퍼(11)의 비노광영역 즉, BPSG를 증착하고 전면에 포토레지스트틀 도포한 후 메탈콘택을 형성하기 위하여 노광마스크를 이용하여 메탈콘택을 형성하고자 하는 부위의 포토레지스트를 노광한다.
이때 실질적인 노광영역(12)이의 비노광영역(불필요한 영역)의 포토레지스트를 동시에 노광하여 그 하부의 BPSG에 홀을 형성한다.
이때 상기 홀은 실제 노광영역을 에워싸도록 형성한다.
그리고 상기 노광영역의 주위에 형성된 홀에 폴리실리콘(13)을 증착한다.
따라서 상기 폴리실리콘(13)이 BPSG내에서 기둥역할을 하게되고 이러한 기둥들에 의해 후열처리 공성시 플로잉(F1owing)에 따른 스트레스를 방지한다.
이상 상술한 바와같이 본 발명의 반도체소자 제조방법은 BPSG내에 홀을 형성하고 그 홀에 폴리실리콘을 증착하여 기둥역할을 하게 하므로서 BPSG의 플로잉에 의한 크랙(Crack)을 방지할 수 있다.

Claims (2)

  1. BPSG를 층간절연막으로 사용하는 반도체소자에 있어서, 상기 BPSG상에 포토레지스트를 도포한 후 비노광영역의 포토레지스트를 선택적으로 노광시켜 패터닝하는 공정과, 상기 패터닝된 포토레지스트를 마스크로 하여 비노광영역의 BPGS에 선택적으로 복수개의 홀을 형성하는 공정과, 상기 홀내부에 폴리실리콘을 증착하여 BPSG내에 폴리실리콘으로 이루어진 기둥들을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제 1 항에 있어서, 상기 홀은 비노광영역에서 노광영역을 에워싸도록 형성하는 것을 특징으로 하는 반도체소자 제조방법.
KR1019960072190A 1996-12-26 1996-12-26 반도체소자 제조방법 KR100215874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960072190A KR100215874B1 (ko) 1996-12-26 1996-12-26 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960072190A KR100215874B1 (ko) 1996-12-26 1996-12-26 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR19980053134A KR19980053134A (ko) 1998-09-25
KR100215874B1 true KR100215874B1 (ko) 1999-08-16

Family

ID=19490989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072190A KR100215874B1 (ko) 1996-12-26 1996-12-26 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100215874B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652058B1 (ko) 2004-06-30 2006-12-01 엘지.필립스 엘시디 주식회사 백라이트 유닛

Also Published As

Publication number Publication date
KR19980053134A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100215874B1 (ko) 반도체소자 제조방법
JP4068190B2 (ja) 半導体装置の多層配線形成方法
KR100244259B1 (ko) 반도체소자의 가드 링 형성방법
JPS59195844A (ja) 半導体装置の製造方法
JPH1174174A (ja) 半導体装置の製造方法
KR100282417B1 (ko) 반도체소자의제조방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR100204009B1 (ko) 반도체소자 제조방법
KR0172542B1 (ko) 금속배선 형성방법
KR100340858B1 (ko) 반도체 소자의 금속배선 형성방법
KR100219062B1 (ko) 반도체 장치의 금속배선 형성방법
KR0121559B1 (ko) 반도체 제조 방법
JPH02237137A (ja) 半導体装置の製造方法
KR0156121B1 (ko) 마스크패턴 제거방법
KR100192553B1 (ko) 다층배선 형성방법
KR19990065388A (ko) 패시베이션층 형성 방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR0144019B1 (ko) 반도체 소자의 금속배선 형성방법
KR19980052423A (ko) 반도체 장치 제조방법
KR19980054458A (ko) 반도체 소자의 금속 배선 형성방법
KR19980036834A (ko) 반도체 소자 제조방법
KR19980079084A (ko) 반도체소자의 배선형성 방법
KR19980049907A (ko) 층간절연막의 유동방지막 형성방법
KR19990049712A (ko) 반도체 소자의 배선 형성방법
KR19990085434A (ko) 반도체소자의 패드오픈방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee