KR19980036834A - 반도체 소자 제조방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

반도체 소자 제조방법.

2. 발명이 해결하려고 하는 기술적 과제

평탄화 물질로 사용되는 SOG막의 대기중의 수분 흡수로 인한 금속배선의 부식을 방지하는 동시에 공정 단순화를 꾀하기 위한 반도체 소자 제조방법을 제공하고자 함.

3. 발명의 해결방법의 요지

반도체 소자에 있어서, 금속배선이 형성된 반도체 기판상에 제1 및 제2 절연막을 차례대로 형성하는 단계; 전체구조 상부에 제1 보호층을 형성하는 단계; 제1 패드 마스크를 사용한 식각 공정에 의해 상기 제1 보호층 및 제2 절연막을 식각하는 단계; 전체구조 상부에 제2 보호층 및 제3 보호층을 형성하는 단계; 제2 패드 마스크를 사용하여 상기 제3 보호층을 패터닝하고, 큐어링하는 단계; 및 상기 패턴화된 제3 보호층을 식각장벽으로 하부의 금속배선이 드러날때까지 상기 제2 보호층 및 제1 절연막을 식각하는 단계를 포함해서 이루어진 반도체 소자 제조방법을 제공하고자 함.

4. 발명의 중요한 용도

반도체 소자 제조 공정 중 패드 식각 공정에 이용됨.

Description

반도체 소자 제조방법

본 발명은 반도체 소자 제조 공정 중 패드 식각 공정시 소자의 평탄화 물질로 사용되는 SOG막의 공기중의 노출로 인한 금속배선의 부식을 방지하기 위한 반도체 소자 제조방법에 관한 것이다.

일반적으로, 외부의 수분이나 오염물질등에 의해 금속배선이 부식되거나 소자가 오동작을 하게 되는 PCT(Pressure Cooking Test) 페일(Fail)을 방지하기 위한 하부층의 보호목적으로 형성되는 질화층과 같은 무기물 보호층(Passivation)과 유기물 보호층을 형성한 후, 외부와의 연결을 위해 필요한 부분을 선택적으로 제거하는 패드 식각(Pad Etch) 공정이 필요하다.

도1A 내지 도1C는 종래기술에 따른 반도체 소자 제조 공정 단면도이다.

먼저, 도1A는 금속배선(2)이 기형성된 반도체 기판(1)상에 산화막(3) 및 SOG막(Spin On Glass : 이하 SOG라 칭함)(4)을 차례로 증착하여 평탄화하고, 전체구조 상부에 PECVD(PLASMA ENHANCED CHEMICAL VAPOR DEPOSITION : 이하 PECDV라 칭함) 방식에 의해 패시배이션 산화막(5)을 증착한 후, 상기 패시배이션 산화막(5) 상부에 제1 포토레지스트를 도포한 다음, 제1 패드 마스크를 사용한 노광·현상 공정에 의해 제1 포토레지스트 패턴(8)을 형성한 것을 도시한 것이다.

이어서, 도1B는 상기 제1 포토레지스트 패턴(8)을 식각장벽으로 하부의 금속배선(2)이 드러날때까지 상기 패시배이션 산화막(5), SOG막(4) 및 산화막(3)을 차례대로 식각하여 제거하고, 상기 제1 포토레지스트 패턴(8)은 제거한 다음, 전체구조 상부에 PECVD 방식에 의해 패시배이션 질화막(6)을 증착하고, 상기 패시배이션 질화막(6) 상부에 제2 포토레지스트를 도포한 후, 제2 패드 마스크를 사용한 노광·현상 공정에 의해 제2 포토레지스트 패턴(9)을 형성한 것을 도시한 것이다.

마지막으로, 도1C는 상기 제2 포토레지스트 패턴(9)을 식각장벽으로 상기 패시배이션 질화막(6)을 식각하고, 상기 제2 포토레지스트 패턴(9)을 제거한 후, 전체구조 상부에 유기물 보호층인 폴리이미드층(7)을 형성하고, 제3 패드 마스크를 사용하여 상기 폴리이미드층(7)을 식각하여 패드 부위를 오픈시킨 다음, 상기 폴리이미드층(7)을 큐어링한 것을 도시한 것이다.

그러나, 상기 도1B의 공정에 있어서 상기 제1 포토레지스트 패턴(7)을 식각장벽으로한 식각 공정시 노출된 SOG막(4)이 공기중의 수분을 흡수하여 패드 오픈 부위의 금속배선(2)을 부식시키게 되어 소자의 신뢰성 및 수율이 저하시킬 뿐만 아니라, 외부와의 연결되는 부위인 패드 영역을 정의해 주기 위한 마스킹 공정을 3번이나 진행해야 하므로 생산성이 크게 저하되는 등의 문제점이 있었다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 평탄화 물질로 사용되는 SOG막의 대기중의 수분 흡수로 인한 금속배선의 부식을 방지하는 동시에 공정 단순화를 꾀하기 위한 반도체 소자 제조방법을 제공하는데 그 목적이 있다.

도1A 내지 도1C는 종래기술에 따른 반도체 소자 제조 공정 단면도,

도2A 내지 도2D는 본 발명의 일실시예에 따른 반도체 소자 제조 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체 기판 20 : 금속배선

30 : 산화막 40 : SOG막

50 : 패시배이션 산화막 60 : 패시배이션 질화막

70 : 폴리이미드층 80, 90 : 포토레지스트 패턴

상기 목적을 달성하기 위하여 본 발명은 반도체 소자에 있어서, 금속배선이 형성된 반도체 기판상에 제1 및 제2 절연막을 차례대로 형성하는 단계; 전체구조 상부에 제1 보호층을 형성하는 단계; 제1 패드 마스크를 사용한 식각 공정에 의해 상기 제1 보호층 및 제2 절연막을 식각하는 단계; 전체구조 상부에 제2 보호층 및 제3 보호층을 형성하는 단계; 제2 패드 마스크를 사용하여 상기 제3 보호층을 패터닝하고, 큐어링하는 단계; 및 상기 패턴화된 제3 보호층을 식각장벽으로 하부의 금속배선이 드러날때까지 상기 제2 보호층 및 제1 절연막을 식각하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도2A 내지 도2D는 본 발명의 일실시예에 따른 반도체 소자 제조 공정 단면도이다.

먼저, 도2A는 금속배선(20)이 기형성된 반도체 기판(10)상에 산화막(30) 및 SOG막(40)을 차례로 증착하여 평탄화하고, 전체구조 상부에 PECVD 방식에 의해 패시배이션 산화막(50)을 증착한 후, 상기 패시배이션 산화막(50) 상부에 제1 포토레지스트를 도포한 다음, 제1 패드 마스크를 사용한 노광·현상 공정에 의해 제1 포토레지스트 패턴(80)을 형성한 것을 도시한 것이다.

이어서, 도2B는 상기 제1 포토레지스트 패턴(80)을 식각장벽으로 하부의 산화막(30)이 드러날때까지 상기 패시배이션 산화막(50) 및 SOG막(40)을 차례대로 식각하여 제거하고, 상기 제1 포토레지스트 패턴(80)은 제거한 다음, 전체구조 상부에 PECVD 방식에 의해 패시배이션 질화막(60)을 형성하고, 유기물 보호층인 폴리이미드층(70)을 약 15㎛ 내지 25㎛ 정도 두께로 형성한 것을 도시한 것이다.

계속해서, 도2C는 상기 금속배선(20) 보다 소정크기만큼 작은 제2 패드 마스크를 사용하여 상기 폴리이미드층(70)을 패터닝한 다음, 상기 폴리이미드층(70)에 대해 큐어링한 것을 도시한 것으로, 이때 상기 폴리이미드층에 대한 큐어링 공정은 상기 폴리이미드층(70)이 효과적인 패시배이션 역할을 수행할 수 있을 정도의 두께 즉, 10㎛ 내지 20㎛ 정도의 두께를 유지할 수 있도록 해야 한다.

마지막으로, 도2D는 상기 폴리이미드층(70)을 식각장벽으로 하부의 패시배이션 질화막(60)을 식각하여 패드 부위를 오픈시킨 것을 도시한 것이다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 평탄화 물질로 사용되는 SOG막의 대기중의 수분흡수로 인한 금속배선의 부식을 방지할 수 있어 소자의 신뢰성 및 수율을 향상시킬 뿐만 아니라, 3번에 진행하던 패드 영역 오픈을 위한 패드 마스킹 공정을 2번으로 단축시킴으로써 공정 단순화로 인한 생산성 향상을 기대할 수 있다.

Claims (8)

1. 반도체 소자에 있어서,

   금속배선이 형성된 반도체 기판상에 제1 및 제2 절연막을 차례대로 형성하는 단계;

   전체구조 상부에 제1 보호층을 형성하는 단계;

   제1 패드 마스크를 사용한 식각 공정에 의해 상기 제1 보호층 및 제2 절연막을 식각하는 단계;

   전체구조 상부에 제2 보호층 및 제3 보호층을 형성하는 단계;

   제2 패드 마스크를 사용하여 상기 제3 보호층을 패터닝하고, 큐어링하는 단계; 및

   상기 패턴화된 제3 보호층을 식각장벽으로 하부의 금속배선이 드러날때까지 상기 제2 보호층 및 제1 절연막을 식각하는 단계를 포함해서 이루어진 반도체 소자 제조방법.
2. 제1항에 있어서,

   상기 제1 절연막은 산화막인 것을 특징으로 하는 반도체 소자 제조방법.
3. 제2항에 있어서,

   상기 제2 절연막은 SOG막인 것을 특징으로 하는 반도체 소자 제조방법.
4. 제3항에 있어서,

   상기 제1 보호층은 PECVD 방식에 의해 형성된 산화막인 것을 특징으로 하는 반도체 소자 제조방법.
5. 제4항에 있어서,

   상기 제2 보호층은 PECVD 방식에 의해 형성된 질화막인 것을 특징으로 하는 반도체 소자 제조방법.
6. 제5항에 있어서,

   상기 제3 보호층은 폴리이미드층인 것을 특징으로 하는 반도체 소자 제조방법.
7. 제6항에 있어서,

   상기 폴리이미드층은 약 15㎛ 내지 25㎛ 정도의 두계로 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
8. 제1항 또는 제7항에 있어서,

   상기 폴리이미드층은 큐어링 공정 후 약 10㎛ 내지 20㎛ 정도의 두께를 유지하는 것을 특징으로 하는 반도체 소자 제조방법.