KR100244293B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100244293B1
KR100244293B1 KR1019970028156A KR19970028156A KR100244293B1 KR 100244293 B1 KR100244293 B1 KR 100244293B1 KR 1019970028156 A KR1019970028156 A KR 1019970028156A KR 19970028156 A KR19970028156 A KR 19970028156A KR 100244293 B1 KR100244293 B1 KR 100244293B1
Authority
KR
South Korea
Prior art keywords
layer
passivation layer
forming
manufacturing
photoresist
Prior art date
Application number
KR1019970028156A
Other languages
English (en)
Other versions
KR19990004142A (ko
Inventor
윤복현
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970028156A priority Critical patent/KR100244293B1/ko
Publication of KR19990004142A publication Critical patent/KR19990004142A/ko
Application granted granted Critical
Publication of KR100244293B1 publication Critical patent/KR100244293B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 패시베이션 공정시에 핀홀이 발생하는 현상을 줄여 소자 특성을 향상시키는데 적당하도록한 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판상에 알루미늄 배선층들을 형성하고 상기 알루미늄 배선층들을 포함하는 전면에 제 1 패시베이션층을 형성하는 공정과,상기 제 1 패시베이션층상에 제 2 패시베이션층을 형성하는 공정과,상기 제 2 패시베이션층상에 제 1 포토레지스트층을 형성하고 상기 알루미늄 배선층들 사이의 영역만 오픈되도록 패터닝하는 공정과,상기 패터닝되어진 제 1 포토레지스트층을 마스크로하여 노출된 제 2 패시베이션층을 선택적으로 제거하는 공정과, 상기 제 1 포토레지스트층을 제거하고 전면에 제 2 포토레지스트층을 형성하고 선택적으로 노광 및 현상하여 PAD부분만 오픈되는 마스크층을 형성하는 공정을 포함하여 이루어진다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자에 관한 것으로, 특히 패시베이션 공정시에 핀홀이 발생하는 현상을 줄여 소자 특성을 향상시키는데 적당하도록한 반도체 소자의 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 제조 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1c는 종래 기술의 패시베이션막 형성 공정을 나타낸 단면도이다.
종래 기술의 패시베이션막 형성 공정은 먼저, 도 1a에서와 같이, 하부 절연층(1)상에 알루미늄 배선층(2)을 형성한다. 상기의 알루미늄 배선층(2)은 하부에 Ti,TiN / TiW / MoSi2의 베리어층이 형성되고, 상부에 MoSi2/ TiW / Ti,TiN의 베리어층이 형성된다.
이어, 도 1b에서와 같이, 상기 알루미늄 배선층(2)을 포함하는 전면에 PSG 등의 물질을 사용하여 제 1 패시베이션층(3)을 형성하고, 상기의 제 1 패시베이션층(3)상에 P-SIN 등의 물질을 사용하여 제 2 패시베이션층(4)을 12,000Å정도의 두께로 형성한다.
그리고 도 1c에서와 같이, 상기의 제 1,2 패시베이션층(3)(4)상에 PAD부분을 오픈하기 위한 포토레지스트층(5)을 형성하고 선택적으로 노광 및 현상하여 PAD부분만 오픈되는 마스크층을 형성한다. 이때, 포토레지스트층(5)은 코팅 공정이 끝난후 90℃∼110℃의 온도로 베이킹 공정을 실시하여 포토레지스트층(5)을 경화시킨다.
이와 같은 공정으로 금속 배선층과 그층을 보호하기 위한 패시베이션층을 형성하는데, 패시베이션층의 두께가 12,000Å이상의 두께를 갖고 알루미늄 배선층(2)간의 간격이 크지 않아 도 1b의 ㉮부분에서와 같이 핀홀이 발생한다. 상기의 핀홀 부분은 알루미늄 배선층들의 사이를 따라 긴 터널 형태로 남게된다.
종래 기술의 반도체 소자의 제조 공정에서는 금속 배선층을 형성하고 그 상에 형성되는 패시베이션층을 선택적으로 패터닝하기 위하여(PAD부분을 오픈하기 위한) 포토레지스트 마스크를 형성하는데, 이때 포토레지스트 도포시에 발생하는 수분이 ㉮부분의 깊은 곳에 모여 있다가 고온의 베이킹 공정시에 수분이 기화되면서 바로 윗부분의 포토레지스트층을 터뜨리는 A-NA 현상이 발생하게 된다.
즉, 제거되지 않아야할 부분의 포토레지스트층이 제거되어 패시베이션층이 노출된다. 이상태에서 패시베이션층을 식각하게되면 PAD부분이 아닌 알루미늄 배선층상의 패시베이션층이 제거되어 알루미늄 배선이 노출된다. 이는 알루미늄 배선의 여러 특성을 저하시키게 된다.
본 발명은 상기와 같은 종래 기술의 반도체 소자의 제조 방법의 문제점을 해결하기 위하여 안출한 것으로, 패시베이션 공정시에 핀홀이 발생하는 현상을 줄여 소자 특성을 향상시키는데 적당하도록한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1c는 종래 기술의 패시베이션막 형성 공정을 나타낸 단면도
도 2a내지 도 2f는 본 발명에 따른 패시베이션막 형성 공정을 나타낸 단면도
도면의 주요 부분에 대한 부호의 설명
20. 하부 절연층 21. 알루미늄 배선층
22. 제 1 패시베이션층 23. 제 2 패시베이션층
24. 제 1 포토레지스트층 25. 제 2 포토레지스트층
PAD 오픈 공정에서 발생하는 불필요한 배선층의 노출을 막아 소자 특성을 향상시킨 본 발명의 반도체 소자의 제조 방법은 반도체 기판상에 알루미늄 배선층들을 형성하고 상기 알루미늄 배선층들을 포함하는 전면에 제 1 패시베이션층을 형성하는 공정과, 상기 제 1 패시베이션층상에 제 2 패시베이션층을 형성하는 공정과, 상기 제 2 패시베이션층상에 제 1 포토레지스트층을 형성하고 상기 알루미늄 배선층들 사이의 영역만 오픈되도록 패터닝하는 공정과, 상기 패터닝되어진 제 1 포토레지스트층을 마스크로하여 노출된 제 2 패시베이션층을 선택적으로 제거하는 공정과, 상기 제 1 포토레지스트층을 제거하고 전면에 제 2 포토레지스트층을 형성하고 선택적으로 노광 및 현상하여 PAD부분만 오픈되는 마스크층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a네지 도 2f는 본 발명에 따른 패시베이션막 형성 공정을 나타낸 단면도이다.
본 발명의 반도체 소자의 제조 공정은 금속 배선을 보호하기 위하여 그 상에 형성되는 패시베이션층 형성 공정에서 핀홀에 의한 A-NA 현상의 발생을 막기 위한 것으로 그 공정 순서는 다음과 같다.
먼저, 도 2a에서와 같이, 하부 절연층(20)상에 알루미늄 배선층(21)을 형성한다. 상기의 알루미늄 배선층(21)은 하부에 Ti,TiN / TiW / MoSi2의 베리어층이 형성되고, 상부에 MoSi2/ TiW / Ti,TiN의 베리어층이 형성된다.
이어, 도 2b에서와 같이, 상기 알루미늄 배선층(21)을 포함하는 전면에 PSG 등의 물질을 사용하여 제 1 패시베이션층(22)을 형성하고, 상기의 제 1 패시베이션층(22)상에 P-SIN 등의 물질을 사용하여 제 2 패시베이션층(23)을 12,000Å정도의 두께로 형성한다.
그리고 도 2c에서와 같이, 상기의 제 1,2 패시베이션층(22)(23)상에 제 1 포토레지스트층(24)을 20,000Å∼30,000Å정도의 두께로 형성하고 상기 알루미늄 배선층(21)들이 형성된 영역을 제외한 부분만(알루미늄 배선층들 사이의 영역) 오픈되도록 패터닝한다.
이어, 도 2d에서와 같이, 상기의 패터닝되어진 제 1 포토레지스트층(24)을 마스크로하여 노출된 제 2 패시베이션층(23)을 선택적으로 제거한다. 이때, 제거되는 제 2 패시베이션층(23)은 그층 자체의 두께에 의해 서로 인접되어 내부에 핀홀을 갖고 있는 부분이다. 상기 식각 공정의 조건은 반응 가스로 CF4를 30∼50sccm,캐리어 가스로 O2를 5∼15sccm 사용하여 플라즈마 건식 식각한다. 이때의 Rf 파워는 100W ∼ 170W로 한다.
그리고 도 2e 및 도 2f에서와 같이, 상기의 핀홀을 제거하기 위한 제 2 패시베이션층(23)의 식각 공정에서 마스크로 사용된 제 1 포토레지스트층(24)을 제거하고 다시, 제 2 포토레지스트층(25)을 20,000Å∼30,000Å정도의 두께로 형성하고 선택적으로 노광 및 현상하여 PAD부분만 오픈되는 마스크층을 형성한다.
이때, 포토레지스트의 코팅 공정후에 90℃∼110℃의 온도에서 베이킹 공정을 하여 포토레지스트층을 경화시키게 되는데, 상기 제 2 패시베이션층(23)의 일부가 제거되어 알루미늄 배선층(21)간의 핀홀이 없어 A-NA현상의 발생이 일어나지 않는다.
그리고 도면에 도시하지 않았지만, 상기의 패터닝되어진 제 2 포토레지스트층(25)을 마스크로 하여 PAD부분의 제 1,2 패시베이션층(22)(23)을 선택적으로 제거하여 PAD부분을 오픈한다.
본 발명의 반도체 소자의 제조 공정은 금속 배선을 보호하기 위한 패시베이션층을 형성한후에 수분이 모여들 여지가 있는 금속 배선 사이 영역의 패시베이션층을 1차로 제거하여 수분이 잔류될 공간을 없앤후에 PAD 오픈 공정을 하므로 베이킹 공정으로 인해 포토레지스트가 부정확하게 패터닝되는 현상이 일어나지 않도록한다.
본 발명의 반도체 소자의 제조 공정은 금속 배선을 보호하기 위한 패시베이션층이 불필요하게 제거되는 것을 막아 금속 배선의 신뢰성을 높이는 효과가 있다.

Claims (8)

  1. 반도체 기판상에 알루미늄 배선층들을 형성하고 상기 알루미늄 배선층들을 포함하는 전면에 제 1 패시베이션층을 형성하는 공정과,
    상기 제 1 패시베이션층상에 제 2 패시베이션층을 형성하는 공정과,
    상기 제 2 패시베이션층상에 제 1 포토레지스트층을 형성하고 상기 알루미늄 배선층들 사이의 영역만 오픈되도록 패터닝하는 공정과,
    상기 패터닝되어진 제 1 포토레지스트층을 마스크로하여 노출된 제 2 패시베이션층을 선택적으로 제거하는 공정과,
    상기 제 1 포토레지스트층을 제거하고 전면에 제 2 포토레지스트층을 형성하고 선택적으로 노광 및 현상하여 PAD부분만 오픈되는 마스크층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 제 1 또는 제 2 포토레지스트의 코팅 공정후에 90℃∼110℃의 온도에서 베이킹 공정을 하여 포토레지스트층을 경화시키는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 알루미늄 배선층을 하부의 Ti,TiN / TiW / MoSi2의 베리어층/알루미늄층/상부의 MoSi2/ TiW / Ti,TiN의 베리어층을 차례로 적층하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서, 제 1 패시베이션층을 PSG를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서, 제 2 패시베이션층을 P-SIN를 사용하여 12,000Å(±10%)의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서, 제 2 패시베이션층을 제 1 패시베이션층보다 더 두껍게 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 1 항에 있어서, 제 1,2 포토레지스트층을 20,000Å∼30,000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 1 항에 있어서, 제 2 패시베이션층을 선택적으로 제거하는 공정은 반응 가스로 CF4를 30∼50sccm, 캐리어 가스로 O2를 5∼15sccm 사용하고 Rf 파워를 100W ∼ 170W로 한 플라즈마 건식 식각으로 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019970028156A 1997-06-27 1997-06-27 반도체 소자의 제조 방법 KR100244293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028156A KR100244293B1 (ko) 1997-06-27 1997-06-27 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028156A KR100244293B1 (ko) 1997-06-27 1997-06-27 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990004142A KR19990004142A (ko) 1999-01-15
KR100244293B1 true KR100244293B1 (ko) 2000-02-01

Family

ID=19511696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028156A KR100244293B1 (ko) 1997-06-27 1997-06-27 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100244293B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518521B1 (ko) * 1998-09-21 2005-11-25 삼성전자주식회사 터널링을 내재한 패시베이션막으로 인한 메탈 라인 손상을 방지하는 반도체장치의 제조방법

Also Published As

Publication number Publication date
KR19990004142A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
JP2661652B2 (ja) 通気性耐エッチング層を有する集積回路装置及び製造方法
JPH0613470A (ja) 半導体装置およびその製造方法
KR19980028939A (ko) 게이트전극의 제조방법 및 그에 따라 제조된 게이트 구조
US5070037A (en) Integrated circuit interconnect having dual dielectric intermediate layer
KR100244293B1 (ko) 반도체 소자의 제조 방법
KR100190381B1 (ko) 미세반도체소자의콘택홀형성방법
KR100773687B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100379531B1 (ko) 반도체 소자의 제조방법
JP4398524B2 (ja) 境界領域の導電層形成を防止する半導体メモリ装置のゲート形成方法
KR100197538B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100265991B1 (ko) 반도체 장치의 다층 배선간 연결공정
KR100267771B1 (ko) 반도체소자의 제조방법
KR100532981B1 (ko) 반도체소자 식각방법
KR0137980B1 (ko) 텅스텐 플러그 제조방법
JPH0231448A (ja) 半導体装置の製造方法
KR0154289B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR0137433B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990085876A (ko) 반도체소자의 제조방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR100244404B1 (ko) 반도체소자의 콘택홀 형성방법
KR960008559B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR20010061546A (ko) 강유전체 메모리 소자의 콘택식각 방법
KR970077457A (ko) 반도체소자 제조방법
JPH02237137A (ja) 半導体装置の製造方法
KR970003504A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee