KR100267771B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100267771B1
KR100267771B1 KR1019980019835A KR19980019835A KR100267771B1 KR 100267771 B1 KR100267771 B1 KR 100267771B1 KR 1019980019835 A KR1019980019835 A KR 1019980019835A KR 19980019835 A KR19980019835 A KR 19980019835A KR 100267771 B1 KR100267771 B1 KR 100267771B1
Authority
KR
South Korea
Prior art keywords
film
pad
insulation film
conductive layer
semiconductor device
Prior art date
Application number
KR1019980019835A
Other languages
English (en)
Other versions
KR19990086722A (ko
Inventor
신희철
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980019835A priority Critical patent/KR100267771B1/ko
Publication of KR19990086722A publication Critical patent/KR19990086722A/ko
Application granted granted Critical
Publication of KR100267771B1 publication Critical patent/KR100267771B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체소자의 제조방법에 관한 것으로 특히, 감광막을 이용한 패드 노출공정시 건식각을 이용하므로 패드의 오염을 방지하고 케미칼의 수급이 필요없는 반도체소자의 제조방법에 관한 것이다. 이와 같은 반도체소자의 제조방법은 기판의 소정영역에 선택적으로 패드를 형성하는 단계, 상기 패드를 포함한 기판 전면에 보호막을 형성하는 단계, 상기 보호막상에 절연막을 형성하는 단계, 상기 절연막상에 감광막을 도포하는 단계, 상기 패드와 동일 위치상측의 상기 감광막이 제거하는 단계, 상기 감광막을 마스크로 이용한 식각공정으로 상기 절연막과 보호막을 선택적으로 제거하여 패드를 노출시키는 단계, 그리고 상기 감광막 및 절연막을 제거하는 단계를 포함한다.

Description

반도체소자의 제조방법
본 발명은 반도체소자의 제조방법에 관한 것으로 특히, 패드 노출공정시 습식각법을 사용함에 따른 패드의 오염이나, 케미칼의 수급 문제를 해결하기에 적당한 반도체소자의 제조방법에 관한 것이다.
이하에서 첨부된 도면을 참조하여 종래 반도체소자의 제조방법을 설명하기로 한다.
도 1a 내지 도 1d는 종래 반도체소자의 제조공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 기판(1)의 소정영역에 전도층을 형성한 다음 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 전도층 패드(2)를 형성한다. 이때, 상기 전도층 패드(2)는 알루미늄으로 형성한다.
도 1b에 나타낸 바와 같이, 상기 패드(2)를 포함한 기판(1) 전면에 보호막(3)을 형성한다. 이때, 상기 보호막(3)은 PIQ(polyimide IsoindoroQuinazorindione)로 형성한다.
도 1c에 나타낸 바와 같이, 상기 보호막(3)상에 감광막(PR)을 도포한다음 노광 및 현상공정으로 전도층 패드(2)와 동일 위치 상측의 감광막(PR)이 제거되도록 패터닝한다.
도 1d에 나타낸 바와 같이, 패터닝된 상기 감광막(PR)을 마스크로 이용한 식각공정으로 상기 보호막(3)을 선택적으로 제거하여 패드(2)를 노출시킨다. 이어서, 상기 감광막(PR)을 제거한다.
이때, 상기 감광막(PR)은 습식법을 사용하여 제거한다. 그와 같은 습식법을 이용하는 이유는 건식법을 이용하여 제거(strip)할 경우 O2를 이용한 건식각공정을 사용하는데 그와 같은 경우 PIQ로 구성된 보호막(3)이 손상되기 때문이다.
즉, 감광막이나 PIQ는 O2플라즈마 가스에 식각되기 때문이다.
종래 반도체소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 습식법을 이용하여 감광막을 제거하는 공정에서 알루미늄으로 이루어진 전도층 패드가 변색하는 등의 문제가 있었다.
둘째, 화학약품을 이용하여 감광막을 제거하게 되므로 화학약품에 대한 지속적인 공급이나, 폐수처리등이 문제가 발생한다.
본 발명은 상기한 바와 같은 종래 반도체소자 제조방법의 문제점들을 해결하기 위하여 안출한 것으로 보호막의 상측에 형성된 감광막을 제거할 때 건식법을 제거할 수 있도록 보호막의 상측에 산소 플라즈마에 영향을 받지않는 절연막을 형성하여 패드의 오염이나 화학약품을 사용함에 따른 문제점을 해결할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 반도체소자의 제조공정 단면도
도 2a 내지 도 2d는 본 발명 반도체소자의 제조공정 단면도
도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 전도층 패드
13 : 보호막 14 : 절연막
본 발명에 따른 반도체소자의 제조방법은 기판의 소정영역에 선택적으로 패드를 형성하는 단계, 상기 패드를 포함한 기판 전면에 보호막을 형성하는 단계, 상기 보호막상에 절연막을 형성하는 단계, 상기 절연막상에 감광막을 도포하는 단계, 상기 패드와 동일 위치상측의 상기 감광막을 제거하는 단계, 상기 감광막을 마스크로 이용한 식각공정으로 상기 절연막을 선택적으로 제거하는 단계, 상기 감광막 및 절연막을 마스크로 이용한 식각공정으로 상기 보호막을 제거하여 패드를 노출시키는 단계, 그리고 상기 감광막 및 절연막을 제거하는 단계를 포함한다.
이와 같은 본 발명 반도체소자의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명 반도체소자의 제조공정 단면도이다.
먼저, 도 2a에 나타낸 바와 같이, 기판(11)의 소정영역에 전도층을 형성한 다음 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 전도층 패드(12)를 형성한다. 이때, 상기 전도층 패드(12)는 알루미늄으로 형성한다.
도 2b에 나타낸 바와 같이, 상기 패드(12)를 포함한 기판(11) 전면에 보호막(13)을 형성한다음 상기 보호막(13)상에 일반적으로 금속층간 절연막(IMD : Inter Metal Dielectric)으로 사용하는 절연막(14)을 형성한다. 이어서, 상기 절연막(14)상에 감광막(PR)을 도포한다음 노광 및 애싱(ASHING)공정으로 패드(12)와 동일 위치 상측의 감광막(PR)이 선택적으로 제거되도록 패터닝한다. 그다음, 상기 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 상기 절연막(14)과 보호막(13)을 선택적으로 제거하여 패드(12)를 노출시킨다. 이때, 상기 보호막(13)은 PIQ로 형성한다. 그리고, 상기 절연막(14)은 아큐플로(ACCUFLO)로 1000 ∼ 10000Å의 두께로 형성한다.
이때, 상기 아큐플로의 특성은 BPSG(Borophospho Silicate Glass)와 비슷한 물질구성을 갖지만 BPSG 보다 유동성 및 절연특성이 우수한 산화물의 일종이다.
도 2c에 나타낸 바와 같이, 상기 절연막(14)상측의 감광막(PR)을 제거한다. 이때, 상기 감광막(PR)은 O2가스로 플라즈마 상태에서 RF(Radio Frequency)를 인가하여 제거한다. 즉, 건식각법으로 제거(Strip)하는 것이 가능하다. 이때, 상기 O2가스는 1000SCCM에 RF는 1000W, Back Stage 온도는 200℃로 한다. 이때, 상기 감광막(PR)을 제거할 때 상기 보호막(13)은 절연막(14) 때문에 손상을 받지 않는다.
도 2d에 나타낸 바와 같이, 상기 절연막(14)을 제거한다. 이때, 상기 절연막(14)은 100 SCCM의 CF4와 8 ∼ 12 SCCM의 O2혼합가스를 이용하여 RF를 600 ∼ 800W로 한 상태에서, Back Stage는 60℃로 하여 제거한다. 즉, 아큐플로를 이용하여 형성한 절연막(14)은 O2+ CF4의 혼합 플라즈마 가스에 의해 제거되고, PIQ로 형성된 보호막(13)은 O2로 제거되는 것으로 두층의 식각선택비가 다른 것을 이용하므로 감광막(PR)을 제거할 때 보호막(13)은 절연막(14)에 의해 보호되고, 절연막(14)을 제거할 때에는 절연막(14)과 보호막(13)의 식각선택비가 다르므로 보호막(13)은 아무런 손상을 받지 않는다.
본 발명에 따른 반도체소자의 제조방법에 있어서는 O2를 이용한 건식법으로 감광막을 제거할 수 있으므로 패드의 변색 등의 오염을 방지 및 화학약품을 사용함에 따른 화학약품의 수급 문제나 폐수처리 문제를 해결할 수 있다.

Claims (5)

  1. 기판의 소정영역에 선택적으로 패드를 형성하는 단계;
    상기 패드를 포함한 기판 전면에 보호막을 형성하는 단계;
    상기 보호막상에 절연막을 형성하는 단계;
    상기 절연막상에 감광막을 도포하는 단계;
    상기 패드와 동일 위치상측의 상기 감광막이 제거되도록 패터닝하는 단계;
    상기 감광막을 마스크로 이용한 식각공정으로 상기 절연막과 보호막을 선택적으로 제거하여 패드를 노출시키는 단계; 그리고,
    상기 감광막 및 절연막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서, 상기 절연막은 아큐플로로 형성함을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서, 상기 감광막과 보호막은 동일한 식각선택비를 갖는 물질로 형성하고, 상기 절연막은 상기 감광막 및 보호막과는 식각선택비가 다른 물질로 형성함을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서, 상기 절연막은 CF4+ O2혼합가스로 제거되는 물질로 형성함을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서, 상기 패드 상측의 감광막을 제거할 때 O2플라즈마 가스 사용하여 제거하는 것을 특징으로 하는 반도체소자의 제조방법
KR1019980019835A 1998-05-29 1998-05-29 반도체소자의 제조방법 KR100267771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019835A KR100267771B1 (ko) 1998-05-29 1998-05-29 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019835A KR100267771B1 (ko) 1998-05-29 1998-05-29 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19990086722A KR19990086722A (ko) 1999-12-15
KR100267771B1 true KR100267771B1 (ko) 2000-10-16

Family

ID=19537915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019835A KR100267771B1 (ko) 1998-05-29 1998-05-29 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100267771B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477365B1 (ko) * 2002-09-27 2005-03-22 주식회사 대우일렉트로닉스 원자힘 현미경의 팁 보호막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477365B1 (ko) * 2002-09-27 2005-03-22 주식회사 대우일렉트로닉스 원자힘 현미경의 팁 보호막 형성 방법

Also Published As

Publication number Publication date
KR19990086722A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR100340879B1 (ko) 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법
US5925501A (en) Dark CF4 flash
US5922516A (en) Bi-layer silylation process
US20040043590A1 (en) Method for semiconductor gate line dimension reduction
KR100267771B1 (ko) 반도체소자의 제조방법
US6074905A (en) Formation of a thin oxide protection layer at poly sidewall and area surface
KR100466026B1 (ko) 고집적 반도체 소자의 도전체 패턴 제조 방법
KR100268709B1 (ko) 반도체장치의금속배선형성방법
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
KR20030002870A (ko) 반도체소자의 소자분리막 형성 방법
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR0168150B1 (ko) 반도체 소자 제조 방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR100464771B1 (ko) 반도체 소자 제조 공정에서의 감광막 및 보호막 제거 방법
KR20030059418A (ko) 반도체 소자의 제조방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR100277868B1 (ko) 반도체소자의폴리머발생억제방법
KR100202657B1 (ko) 트랜지스터의 제조방법
KR100575078B1 (ko) 반도체 소자의 제조방법
KR100298427B1 (ko) 반도체장치의제조방법
KR100252894B1 (ko) 반도체소자 제조방법
JPH0669169A (ja) 半導体装置の製造方法
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR20030002884A (ko) 반도체소자의 소자분리막 형성 방법
KR20040055349A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee