JPH0669169A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669169A JPH0669169A JP22179292A JP22179292A JPH0669169A JP H0669169 A JPH0669169 A JP H0669169A JP 22179292 A JP22179292 A JP 22179292A JP 22179292 A JP22179292 A JP 22179292A JP H0669169 A JPH0669169 A JP H0669169A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- silicon
- ashing
- etching
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 レジストのアッシング方法に関し，シリコン
に対するエッチング速度比が大きなアッシング方法を提
供することを目的とする。 【構成】 表面に有機レジスト及びシリコン表出面を有
する基板を，ＣＦ4 ，Ｏ 2 及びＮ2 の混合ガスのプラズ
マから流出するガスに暴露してレジストをアッシングす
る工程を有する半導体装置の製造方法において，混合ガ
スに含まれるＮ2のモル濃度は，その混合ガスに含まれ
るＯ2 のモル濃度の２０〜４０％であることを特徴とし
て構成する。
に対するエッチング速度比が大きなアッシング方法を提
供することを目的とする。 【構成】 表面に有機レジスト及びシリコン表出面を有
する基板を，ＣＦ4 ，Ｏ 2 及びＮ2 の混合ガスのプラズ
マから流出するガスに暴露してレジストをアッシングす
る工程を有する半導体装置の製造方法において，混合ガ
スに含まれるＮ2のモル濃度は，その混合ガスに含まれ
るＯ2 のモル濃度の２０〜４０％であることを特徴とし
て構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し，特にシリコンに対するエッチング速度比が大きな
レジストのアッシング方法に関する。
関し，特にシリコンに対するエッチング速度比が大きな
レジストのアッシング方法に関する。
【０００２】レジストのアッシングは，シリコン上に堆
積されたパターンを有機樹脂からなるレジストマスクを
用いて選択的にエッチングした後に，レジストマスクを
所謂ドライ工程で除去するために半導体装置の製造工程
で広く使用されている。
積されたパターンを有機樹脂からなるレジストマスクを
用いて選択的にエッチングした後に，レジストマスクを
所謂ドライ工程で除去するために半導体装置の製造工程
で広く使用されている。
【０００３】しかし，選択的エッチングによりシリコン
が表出される場合には，レジストマスクを除去するため
のアッシングの際，同時に表出されたシリコンがエッチ
ングされ，不都合を生ずるのである。
が表出される場合には，レジストマスクを除去するため
のアッシングの際，同時に表出されたシリコンがエッチ
ングされ，不都合を生ずるのである。
【０００４】例えば，スクライブ領域内に位置合せのた
めの細い線状のパターンを形成すると，パターン周囲の
スクライブ領域はシリコンが表出するため，レジストの
アッシングの際にパターンの周囲からシリコンがエッチ
ングされて細いパターンが剥離し，他の領域に形成され
た回路に付着して半導体装置を不良にする。
めの細い線状のパターンを形成すると，パターン周囲の
スクライブ領域はシリコンが表出するため，レジストの
アッシングの際にパターンの周囲からシリコンがエッチ
ングされて細いパターンが剥離し，他の領域に形成され
た回路に付着して半導体装置を不良にする。
【０００５】このため，シリコンに対するエッチング速
度比が大きな有機レジストの除去方法が要望されてい
る。
度比が大きな有機レジストの除去方法が要望されてい
る。
【０００６】
【従来の技術】有機レジストのアッシングには，ＣＦ4
とＯ2 の混合気体に微量のＮ2 を混入したガスをプラズ
マ励起して, プラズマから流出するガスにレジストを暴
露することによりアッシングするダウンフローアッシン
グ法が多用されている。
とＯ2 の混合気体に微量のＮ2 を混入したガスをプラズ
マ励起して, プラズマから流出するガスにレジストを暴
露することによりアッシングするダウンフローアッシン
グ法が多用されている。
【０００７】従来のダウンフローアッシングは，レジス
トのエッチング速度を大きくするために，Ｎ2 濃度がモ
ル比でＯ2 の数％以下のガスを用いてなされている。し
かし，かかるＮ2 濃度の範囲では，シリコンに対するエ
ッチング速度も大きい。例えば，Ｎ2 濃度がモル比でＯ
2 の１％の場合，レジストのエッチング速度は１２００
nm／分と大きいが，シリコンのエッチング速度は８．４
nm／分であり，レジストのシリコンに対するエッチング
速度比は１４３である。
トのエッチング速度を大きくするために，Ｎ2 濃度がモ
ル比でＯ2 の数％以下のガスを用いてなされている。し
かし，かかるＮ2 濃度の範囲では，シリコンに対するエ
ッチング速度も大きい。例えば，Ｎ2 濃度がモル比でＯ
2 の１％の場合，レジストのエッチング速度は１２００
nm／分と大きいが，シリコンのエッチング速度は８．４
nm／分であり，レジストのシリコンに対するエッチング
速度比は１４３である。
【０００８】従って，例えば厚さ２μｍのレジストマス
クを用いて細線をシリコン基板上に形成した後に行うレ
ジストのアッシングの際に，シリコンは１３．９nmエッ
チングされる。
クを用いて細線をシリコン基板上に形成した後に行うレ
ジストのアッシングの際に，シリコンは１３．９nmエッ
チングされる。
【０００９】その結果，パターン精度が劣化し，さらに
パターン幅が狭いときにはパターン直下のシリコンがオ
ーバエッチングされる結果パターンが剥離する。特に，
スクライブラインは，トランジスタの形成工程におい
て，また配線のためのコンタクトを形成する工程におい
て，位置合わせのためにレジストに被覆されることなく
シリコン基板表面が露出されることから，これらの工程
でレジストアッシングを経るごとに繰り返してエッチン
グされている。
パターン幅が狭いときにはパターン直下のシリコンがオ
ーバエッチングされる結果パターンが剥離する。特に，
スクライブラインは，トランジスタの形成工程におい
て，また配線のためのコンタクトを形成する工程におい
て，位置合わせのためにレジストに被覆されることなく
シリコン基板表面が露出されることから，これらの工程
でレジストアッシングを経るごとに繰り返してエッチン
グされている。
【００１０】従って，スクライブラインに当初から形成
されている位置合せパターンは，重ねてオーバエッチン
グされるためパターンの剥離が生じ易く，半導体装置の
信頼性を劣化する原因となっている。
されている位置合せパターンは，重ねてオーバエッチン
グされるためパターンの剥離が生じ易く，半導体装置の
信頼性を劣化する原因となっている。
【００１１】
【発明が解決しようとする課題】上述したように，従来
の微量のＮ2 を混入したＣＦ4 とＯ2 の混合ガスをエッ
チングガスとして用いる有機レジストのダウンフローア
ッシングでは，シリコンのエッチング速度が大きいた
め，シリコン上に形成されたパターンの選択エッチング
用レジストマスクをアッシングするとき同時にシリコン
がエッチングされ，パターン精度の劣化又はパターンの
剥離を生ずるという問題がある。
の微量のＮ2 を混入したＣＦ4 とＯ2 の混合ガスをエッ
チングガスとして用いる有機レジストのダウンフローア
ッシングでは，シリコンのエッチング速度が大きいた
め，シリコン上に形成されたパターンの選択エッチング
用レジストマスクをアッシングするとき同時にシリコン
がエッチングされ，パターン精度の劣化又はパターンの
剥離を生ずるという問題がある。
【００１２】本発明は，Ｎ2 を混入したＣＦ4 とＯ2 の
混合ガスをエッチングガスとして用いる有機レジストの
ダウンフローアッシングにおいて，Ｎ2 濃度を濃くする
ことにより，シリコンに対するエッチング速度比が大き
なレジストのアッシング工程を有する半導体装置の製造
方法を提供することを目的とする。
混合ガスをエッチングガスとして用いる有機レジストの
ダウンフローアッシングにおいて，Ｎ2 濃度を濃くする
ことにより，シリコンに対するエッチング速度比が大き
なレジストのアッシング工程を有する半導体装置の製造
方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
の本発明の構成は，表面に有機レジスト及びシリコン表
出面を有する基板を，ＣＦ4 ，Ｏ2 及びＮ2 の混合ガス
のプラズマから流出するガスに暴露して該レジストをア
ッシングする工程を有する半導体装置の製造方法におい
て，該混合ガスに含まれるＮ2 のモル濃度は，該混合ガ
スに含まれるＯ 2 のモル濃度の２０〜４０％であること
を特徴として構成する。
の本発明の構成は，表面に有機レジスト及びシリコン表
出面を有する基板を，ＣＦ4 ，Ｏ2 及びＮ2 の混合ガス
のプラズマから流出するガスに暴露して該レジストをア
ッシングする工程を有する半導体装置の製造方法におい
て，該混合ガスに含まれるＮ2 のモル濃度は，該混合ガ
スに含まれるＯ 2 のモル濃度の２０〜４０％であること
を特徴として構成する。
【００１４】
【作用】図１は本発明の原理説明図であり，図１（ａ）
はレジストのエッチング速度のＮ2 濃度依存性を示す
図，及び図１（ｂ）はシリコンのエッチング速度のＮ2
濃度依存性を示す図であり，共にＣＦ4 とＯ2 の混合気
体にＮ2 を混合したガスを用いたダウンフローアッシン
グでのエッチング速度を表している。
はレジストのエッチング速度のＮ2 濃度依存性を示す
図，及び図１（ｂ）はシリコンのエッチング速度のＮ2
濃度依存性を示す図であり，共にＣＦ4 とＯ2 の混合気
体にＮ2 を混合したガスを用いたダウンフローアッシン
グでのエッチング速度を表している。
【００１５】又，図１（ｃ）は，シリコンに対するレジ
ストのエッチング速度の比（以下，シリコンに対するレ
ジストの選択比という。）のＮ2 濃度依存性を表してい
る。従来のレジストアッシングは, 図 1（ａ）のレジス
トのエッチング速度がピークとなるＮ2 濃度, 即ちＮ2
がＯ2 のモル濃度の略１％の混合比のガスを用いてなさ
れていた。
ストのエッチング速度の比（以下，シリコンに対するレ
ジストの選択比という。）のＮ2 濃度依存性を表してい
る。従来のレジストアッシングは, 図 1（ａ）のレジス
トのエッチング速度がピークとなるＮ2 濃度, 即ちＮ2
がＯ2 のモル濃度の略１％の混合比のガスを用いてなさ
れていた。
【００１６】しかし，かかるＮ2 濃度の低いガスを用い
るプラズマアッシングでは，図１（ｂ）を参照して，シ
リコンのエッチング速度もまた速いのである。このた
め，シリコンに対するレジストの選択比は，図１（ｃ）
を参照して，従来の方法では１４２程度に過ぎない。
るプラズマアッシングでは，図１（ｂ）を参照して，シ
リコンのエッチング速度もまた速いのである。このた
め，シリコンに対するレジストの選択比は，図１（ｃ）
を参照して，従来の方法では１４２程度に過ぎない。
【００１７】これに対し，本発明の構成では，レジスト
のアッシングは，ＣＦ4 とＯ2 の混合気体にＮ2 を酸素
のモル濃度の２０〜４０％量を混入したガスのプラズマ
から流出する気流に晒してなされる。
のアッシングは，ＣＦ4 とＯ2 の混合気体にＮ2 を酸素
のモル濃度の２０〜４０％量を混入したガスのプラズマ
から流出する気流に晒してなされる。
【００１８】かかる２０％以上のＮ2 濃度を有するＣＦ
4 とＯ2 の混合気体を用いてするダウンフロー型のプラ
ズマアッシングにおいては，図１（ａ），（ｂ）を参照
して，レジスト及びシリコンのエッチング速度は共に遅
くなるものの，レジストのエッチング速度は余り急激に
は遅くならないため，図１（ｃ）を参照して，シリコン
に対するレジストの選択比は大きい。
4 とＯ2 の混合気体を用いてするダウンフロー型のプラ
ズマアッシングにおいては，図１（ａ），（ｂ）を参照
して，レジスト及びシリコンのエッチング速度は共に遅
くなるものの，レジストのエッチング速度は余り急激に
は遅くならないため，図１（ｃ）を参照して，シリコン
に対するレジストの選択比は大きい。
【００１９】従って，本構成に係るアッシングによれ
ば，レジストを十分にアッシングしても，表出するシリ
コンのエッチング量を僅かに留めることができるのであ
る。なお，Ｎ2 濃度が４０％を超えるとレジストのエッ
チング速度が遅くなり過ぎるため，本発明に用いられる
範囲は４０パーセント以下が好ましい。
ば，レジストを十分にアッシングしても，表出するシリ
コンのエッチング量を僅かに留めることができるのであ
る。なお，Ｎ2 濃度が４０％を超えるとレジストのエッ
チング速度が遅くなり過ぎるため，本発明に用いられる
範囲は４０パーセント以下が好ましい。
【００２０】
【実施例】本発明を，二層配線間の接続用コンタクトホ
ールに適用した実施例を参照して説明する。
ールに適用した実施例を参照して説明する。
【００２１】図２は本発明の実施例断面工程図であり，
半導体装置を製造するためのコンタクトホール形成工程
におけるシリコン基板のスクライブ領域付近を表してい
る。先ず，図２（ａ）を参照して，シリコン基板１表面
に金属薄膜からなる例えば幅０．５μｍのアルミニュウ
ムの露光用位置合せパターン６を，例えば幅１μｍのス
クライブ領域７中央に形成する。
半導体装置を製造するためのコンタクトホール形成工程
におけるシリコン基板のスクライブ領域付近を表してい
る。先ず，図２（ａ）を参照して，シリコン基板１表面
に金属薄膜からなる例えば幅０．５μｍのアルミニュウ
ムの露光用位置合せパターン６を，例えば幅１μｍのス
クライブ領域７中央に形成する。
【００２２】次いで，通常の製造工程を用いて半導体集
積回路をスクライブ領域７外に形成した後，基板全面に
ＳｉＯ2 被膜２を厚さ５００nm堆積し，一層配線３を形
成したのち，再び厚さ５００nmのＳｉＯ2 被膜２を堆積
する。
積回路をスクライブ領域７外に形成した後，基板全面に
ＳｉＯ2 被膜２を厚さ５００nm堆積し，一層配線３を形
成したのち，再び厚さ５００nmのＳｉＯ2 被膜２を堆積
する。
【００２３】なお，上記工程中において，スクライブラ
イン領域７に表出するシリコン基板１表面が以下に述べ
るようにアッシングの際にエッチングされるのはいうま
でもないが，図 2はエッチングされていない状態で描か
れている。
イン領域７に表出するシリコン基板１表面が以下に述べ
るようにアッシングの際にエッチングされるのはいうま
でもないが，図 2はエッチングされていない状態で描か
れている。
【００２４】次いで，シリコン基板１全面に例えば厚さ
１．５μｍのレジストを塗布し，スクライブ領域７上の
レジスト４及びＳｉＯ2 被膜２を除去して，位置合せパ
ターン６を露出する。
１．５μｍのレジストを塗布し，スクライブ領域７上の
レジスト４及びＳｉＯ2 被膜２を除去して，位置合せパ
ターン６を露出する。
【００２５】次いで，露出する位置合せパターンを利用
して露光し，一層配線３に接続するためのコンタクトホ
ール５を画定する開口をレジストに開設する。次いで，
図２（ｂ）を参照して，レジスト４をマスクとするＳｉ
Ｏ2 被膜２の異方性イオンエッチングにより，コンタク
トホール５を開設する。
して露光し，一層配線３に接続するためのコンタクトホ
ール５を画定する開口をレジストに開設する。次いで，
図２（ｂ）を参照して，レジスト４をマスクとするＳｉ
Ｏ2 被膜２の異方性イオンエッチングにより，コンタク
トホール５を開設する。
【００２６】次いで，レジスト４をアッシングして除去
し，層間接続用のコンタクトホールを形成する。レジス
トのアッシングは，マイクロ波励起のダウンフローアッ
シング装置を用いてすることができる。また，アッシン
グガスは，流量２５０sccmのＣＦ4 , 流量２０００sccm
のＯ2 , 及び流量５００sccmのＮ2 を混合して用い，気
圧１６０Paのプラズマを周波数２．５４GHz,出力１．５
kWのマイクロ波で励起して用いることができる。基板温
度は例えば７０℃としてよい。
し，層間接続用のコンタクトホールを形成する。レジス
トのアッシングは，マイクロ波励起のダウンフローアッ
シング装置を用いてすることができる。また，アッシン
グガスは，流量２５０sccmのＣＦ4 , 流量２０００sccm
のＯ2 , 及び流量５００sccmのＮ2 を混合して用い，気
圧１６０Paのプラズマを周波数２．５４GHz,出力１．５
kWのマイクロ波で励起して用いることができる。基板温
度は例えば７０℃としてよい。
【００２７】このとき，レジストのアッシング速度は１
１００nm／分，シリコンのエッチング速度は１．５nm／
分であり，シリコンに対するレジストの選択比は７３３
である。
１００nm／分，シリコンのエッチング速度は１．５nm／
分であり，シリコンに対するレジストの選択比は７３３
である。
【００２８】これを，従来の方法におけるレジストのア
ッシング速度１２００nm／分，シリコンのエッチング速
度８．４nm／分，シリコンに対するレジストの選択比１
４２と比較すると，選択比は略５倍に改善されている。
ッシング速度１２００nm／分，シリコンのエッチング速
度８．４nm／分，シリコンに対するレジストの選択比１
４２と比較すると，選択比は略５倍に改善されている。
【００２９】従って，かかるシリコンの表出面がレジス
トのアッシング毎に繰り返しエッチングされるスクライ
ブ領域に狭い幅の位置合せパターンを配設しても，シリ
コン表面のオーバエッチングによるパターンの剥離は少
ない。
トのアッシング毎に繰り返しエッチングされるスクライ
ブ領域に狭い幅の位置合せパターンを配設しても，シリ
コン表面のオーバエッチングによるパターンの剥離は少
ない。
【００３０】なお，スクライブ領域がエッチングされる
回数は，例えば二層配線のＭＯＳゲートアレイにおいて
４回程度であるから，本発明の適用により略完全に剥離
を防止することができる。
回数は，例えば二層配線のＭＯＳゲートアレイにおいて
４回程度であるから，本発明の適用により略完全に剥離
を防止することができる。
【００３１】他方，厚さ１．５μｍのレジストのアッシ
ング時間は８５秒間で十分であり，製造時間の増加は問
題とするに足りない程度に過ぎない。
ング時間は８５秒間で十分であり，製造時間の増加は問
題とするに足りない程度に過ぎない。
【００３２】
【発明の効果】本発明によれば，シリコンのエッチング
量が少ないレジストのアッシング方法を実現できるの
で，シリコン表出面のエッチングが少なく，パターンの
精度の劣化及びパターンの剥離が抑制された半導体装置
の製造方法を実現することができ，半導体装置の性能及
び信頼性向上に寄与するところが大きい。
量が少ないレジストのアッシング方法を実現できるの
で，シリコン表出面のエッチングが少なく，パターンの
精度の劣化及びパターンの剥離が抑制された半導体装置
の製造方法を実現することができ，半導体装置の性能及
び信頼性向上に寄与するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の実施例断面工程図
１ シリコン基板 ２ ＳｉＯ2 被膜 ３ 一層配線 ４ レジスト ５ コンタクトホール ６ 位置合せパターン ７ スクライブ領域
Claims (1)
- 【請求項１】 表面に有機レジスト及びシリコン表出面
を有する基板を，ＣＦ4 ，Ｏ2 及びＮ2 の混合ガスのプ
ラズマから流出するガスに暴露して該レジストをアッシ
ングする工程を有する半導体装置の製造方法において， 該混合ガスに含まれるＮ2 のモル濃度は，該混合ガスに
含まれるＯ2 のモル濃度の２０〜４０％であることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22179292A JPH0669169A (ja) | 1992-08-20 | 1992-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22179292A JPH0669169A (ja) | 1992-08-20 | 1992-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669169A true JPH0669169A (ja) | 1994-03-11 |
Family
ID=16772276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22179292A Withdrawn JPH0669169A (ja) | 1992-08-20 | 1992-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669169A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735016B1 (ko) * | 2005-08-17 | 2007-07-03 | 삼성전자주식회사 | 플라즈마 공정에서의 차지업 방지 방법 및 그것에 의해제조된 반도체 웨이퍼 |
| CN100428420C (zh) * | 2002-09-27 | 2008-10-22 | 上海华虹（集团）有限公司 | Z3ms刻蚀后的干法去胶工艺 |
-
1992
- 1992-08-20 JP JP22179292A patent/JPH0669169A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100428420C (zh) * | 2002-09-27 | 2008-10-22 | 上海华虹（集团）有限公司 | Z3ms刻蚀后的干法去胶工艺 |
| KR100735016B1 (ko) * | 2005-08-17 | 2007-07-03 | 삼성전자주식회사 | 플라즈마 공정에서의 차지업 방지 방법 및 그것에 의해제조된 반도체 웨이퍼 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP3316407B2 (ja) | 半導体装置の製造方法 | |
| JPH04251925A (ja) | 半導体装置の製造方法 | |
| US20070290292A1 (en) | Use of teos oxides in integrated circuit fabrication processes | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| KR100282086B1 (ko) | 반도체 집적 회로 제조 방법 및 반도체 집적 회로 웨이퍼 제조방법 | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPH1187507A (ja) | 半導体装置およびその製造方法 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| JP2000031123A (ja) | 半導体装置の製造方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| JPH03205846A (ja) | 半導体装置の製造方法 | |
| KR100267771B1 (ko) | 반도체소자의 제조방법 | |
| JP3116369B2 (ja) | 多層レジストドライエッチング方法 | |
| JP2002075961A (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0156124B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR0179295B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPH1022271A (ja) | 半導体装置の製造方法 | |
| JPH1065000A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR100287880B1 (ko) | 반도체소자의패드오픈방법 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH1126434A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |