JP3116369B2 - 多層レジストドライエッチング方法 - Google Patents

多層レジストドライエッチング方法

Info

Publication number
JP3116369B2
JP3116369B2 JP02298168A JP29816890A JP3116369B2 JP 3116369 B2 JP3116369 B2 JP 3116369B2 JP 02298168 A JP02298168 A JP 02298168A JP 29816890 A JP29816890 A JP 29816890A JP 3116369 B2 JP3116369 B2 JP 3116369B2
Authority
JP
Japan
Prior art keywords
gas
etching
layer
resist
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP02298168A
Other languages
English (en)
Other versions
JPH04171723A (ja
Inventor
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02298168A priority Critical patent/JP3116369B2/ja
Publication of JPH04171723A publication Critical patent/JPH04171723A/ja
Application granted granted Critical
Publication of JP3116369B2 publication Critical patent/JP3116369B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造工程等における多層レジ
ストのドライエッチング方法に係わる。
〔発明の概要〕
本発明は多層レジストドライエッチング方法に係わ
り、少なくとも下地材料層上に形成された下層有機レジ
スト層を有する多層レジストの、下層有機レジスト層を
選択的にエッチングするドライエッチング方法におい
て、エッチングガスとして少なくともO2ガスと、Cl系ま
たはBr系のハロゲンガスと、このO2ガスの解離を促進す
るガスとを含むガスを用いることによって、高ガス圧下
におけるエッチング異方性の向上及びエッチング速度の
高速化をはかる。
また本発明は、上述の多層レジストドライエッチング
方法において、O2ガスの解離を促進するガスに、N2,H2,
N2O,H2Oのうち一種または複数種組み合わせたガスを用
いることによって、高ガス圧下におけるエッチング異方
性の向上及びエッチング速度の高速化をはかる。
〔従来の技術〕
多層レジストドライエッチング方法は、半導体装置等
の製造工程において、例えば基板上に下層の配線層を形
成した後、この下層の配線層により生じた段差部上に微
細な例えば0.35μmピッチ程度の上層の配線層のパター
ンを形成する方法において適用せざるを得ない方向にあ
る。
この多層レジストドライエッチング方法については月
刊「Semiconductor World」1987年11月号101頁〜106頁
の記事に詳細が説明されているが、この方法によるパタ
ーニングの一例を第2図A〜Dの製造工程図を参照して
説明する。
先ず第2図Aに示すように、Si半導体等より成る基体
(1)上に例えば図示しないがゲート電極、ソース/ド
レイン領域等のトランジスタ等を形成した後、Al等より
なる配線層を例えば複数層積層して形成し、更に上面が
段差を有して成るこれら下地材料層(2)を覆って全面
的に、下層有機レジスト層(3)を被着する。このと
き、レジスト層(3)の上面が平坦化されるように、し
かも半導体基体(1)上の全ての場所において後述する
エッチング工程に耐えられる程度の厚さに被着形成す
る。
次に第2図Bに示すように、この下層有機レジスト層
(3)上に全面的に例えば回転塗布ガラスいわゆるSOG
(spin on glass)より成る中間層(4)を塗布し、更
にこの上に比較的薄くフォトレジスト等の上層レジスト
層(5)を被着形成する。
次に第2図Cに示すように、上層レジスト層(5)に
対するパターン露光を行い、現像してパターニングした
後、この上層レジスト層(5)をマスクとして中間層
(4)に対してRIE(反応性イオンエッチング)等の異
方性エッチングを行ってパターニングを行う。このとき
上層レジスト層(5)はその厚さを小として、充分その
パターン露光が異方性をもってなされるようにすること
ができ、これにより明確なパターンのマスク層が得ら
れ、中間層(4)のパターニングも、その厚さを小とす
ることによって垂直方向のみにエッチングされた精確な
パターンエッチングを行うことができる。
そして第2図Dに示すように、この中間層(4)をマ
スクとして下層有機レジスト層(3)に対して、O2を用
いてRIEによって異方性エッチングを行い、目的とする
被エッチング層即ち下地材料層(2)に対するマスク層
を形成する。このとき上層レジスト層(5)は自然にエ
ッチングされて消滅する。
そして図示しないが、この下層有機レジスト層(3)
より成るマスク層をマスクとして下地材料層(2)をRI
E等の異方性エッチングによりパターニングして、目的
とする例えば配線パターンを得ることができる。
ところが、上述したように下層有機レジスト層(3)
に対するエッチングとしてはO2ガスによるRIEが一般に
用いられているが、このO2ガスによるエッチングはその
異方性加工を高速で、且つ制御性良く行うことは難し
い。すなわち、高速化を目指して高ガス圧下とし、ラジ
カルOを増加させてラジカル反応を主体とすると、マ
スク層の下部にOが入り込んでアンダーカット即ち基
部側がエッチングされて凹部状となり、異方性が低下し
てしまう。一方、異方性加工の向上をはかるために低ガ
ス圧・高電圧下でのO+イオンのスパッタリングによる物
理的エッチングを主体とすると、高速化が困難になるこ
とと、下地材料層(2)等のスパッタ物がエッチングし
たレジスト層(3)の側壁に付着して、これがレジスト
剥離を阻害して、半導体装置内に残留するという問題が
生じる場合がある。
このため、このような問題を生じさせない高速化及び
異方性の向上が望まれていた。
〔発明が解決しようとする課題〕
本発明は、上述した多層レジストに対するO2ガスを用
いたRIE等のドライエッチングにおいて、高速化及び異
方性加工の向上をはかる方法を提供するものである。
〔課題を解決するための手段〕
本発明は、第1図A〜Eにその一例の製造工程図を示
すように、少なくとも下地材料層上(2)に形成された
下層有機レジスト層(3)を有する多層レジストの、下
層有機レジスト層(3)を選択的にエッチングするドラ
イエッチング方法において、エッチングガスとして少な
くともO2ガスとCl系またはBr系のハロゲンガスと、この
O2ガスの解離を促進するガスとを含むガスを含むガスを
用いる。
また本発明は、上述の多層レジストドライエッチング
方法において、O2ガスの解離を促進するガスに、N2,H2,
N2O,H2Oのうち一種または複数種組み合わせたガスを用
いる。
〔作用〕
上述したように、本発明多層レジストドライエッチン
グ方法では、O2ガスに加えてCl系またはBr系のハロゲン
ガスを混入するものであるが、このようにハロゲンガス
を用いることによって、Cl系またはBr系ガスと有機レジ
スト層(3)との反応生成物CClxや、CBrxが、第1図D
に示すように、下層有機レジスト層(3)の側壁に形成
されて、この側壁保護膜(6)の形成と、ラジカルO
による側壁へのエッチングとが同時に進行することか
ら、下層有機レジスト層(3)の側壁の侵食が抑制され
てエッチングされ、エッチングマスク層のパターンを踏
襲した異方性をもってエッチングを行うことができるこ
ととなる。
従って、前述したように高速化をはかるために高ガス
圧下でOによるエッチングを主体としても、異方性を
充分保持することができ、高速性、異方性共に良好な多
層レジストエッチング方法を得ることができる。
またこのとき、O2ガスの解離を促進するガスを加えて
混入することにより、有機レジスト層(3)とO2との反
応生成物COxを再分解し、Oの発生を促進することが
でき、より高速化をはかることができる。更に、RIE等
におけるバイアス電圧の低減化をはかることができ、こ
れによって下地材料層(2)のスパッタリングを抑制す
ることができるため、材料層(2)のレジスト(3)側
壁への付着を低減化することが可能となる。
従って、このような不純物の付着によるレジスト除去
工程でのレジスト残留を回避することができる。
〔実施例〕
以下、第1図A〜Eを参照して本発明多層レジストド
ライエッチング方法の各例を詳細に説明する。
この場合、例えばSi半導体等の基体(1)上に、ゲー
ト、ソース/ドレイン等のトランジスタを形成した後、
この上に多層配線層を形成する場合で、先ず第1図Aに
示すように、基体(1)上に所要のゲート電極等を形成
した後、例えばSiO2等の絶縁層(21)を介して下層配線
層(22)を被着した後フォトリソグラフィ等の適用によ
ってパターニングし、この上に全面的にSiO2等の絶縁層
(23)を形成し、更にこの絶縁層(23)上に、パターニ
ングすべき配線層の材料のAl等より成り、爾後形成する
レジスト層(3)の下地となる下地材料層(2)をスパ
ッタリング等によって被着形成する。この下地材料層
(2)の上面には、例えば下層配線層(22)の存在によ
って段差即ち凹凸面が形成されている。
次に、第1図Bに示すように、この下地材料層(2)
上を覆って全面的に下層有機レジスト層(3)として例
えばノボラック樹脂系のポジレジストを厚く塗布して平
坦化した後、中間層(4)としてSOGを回転塗布し、更
にフォトレジスト等より成る上層レジスト層(5)を比
較的厚さを小として塗布する。
その後第1図Cに示すように、上層レジスト層(5)
に対してエキシマレーザステッパー等によってパターン
露光した後、この上層レジスト層(5)をエッチングマ
スクとして中間層(4)に対してマグネトロンRIE装置
等による異方性エッチングを行って窓開けを行う。
そして第1図Dに示すように、これに対して後述する
各実施例に示す反応ガスを導入して、O2ガスによる異方
性エッチングを行って、下層有機レジスト層(3)の側
壁に側壁保護膜(6)を形成しながら、またO2ガスの解
離を行ってOの生成を促進しつつエッチングを行う。
そして下層有機レジスト層(3)より成るエッチング
マスク層を形成した後、これをエッチングマスクとして
下地材料層(2)に対する異方性エッチングを行って第
1図Eに示す配線パターン(7)を得ることができる。
上述の方法により、第1図Dに示す下層レジスト層
(3)に対するエッチングガスとして以下の各実施例に
示したエッチングガスを用いてエッチングを行った。
実施例1 この例ではエッチングガスとして、O2,N2,H2O,Cl2
用いてその流量をそれぞれO272sccm,N218sccm,H2O10scc
m,Cl2108sccmとし、圧力10mTorr、マイクロ波250mA、RF
バイアス電圧400W、基体温度120℃とし、RFバイアス印
加型のマイクロ波エッチング装置によってドライエッチ
ングを行った。
この場合、従来方法に比して約30%以上のエッチング
レートの増加をはかることができた。
実施例2 この例ではエッチングガスとして、O2,N2,H2O,Cl2
用いてその流量をそれぞれO272sccm,N218sccm,H2O10scc
m,Cl28sccmとし、圧力10mTorr、マイクロ波250mA、RFバ
イアス200W、基体温度−60℃として、RFバイアス印加型
のマイクロ波エッチング装置によってドライエッチング
を行った。
この場合、基体(1)を−60℃という低温としても、
従来方法に比して約20%以上のエッチングレートの増加
をはかることができた。
このように、N系ガス及びH系ガス等のO2ガスの解離
を促進するガスを導入することにより、RFバイアス電圧
を比較的小とすることができるため、下層有機レジスト
層(3)への下地材料層(2)のスパッタリングによる
付着よりを抑制することができ、レジスト除去をより確
実に行うことができる。
また、全体の総ガス流量に対するハロゲンガスの流量
比を小とするために基体温度を低温としても、上述の実
施例2に示すようにO2ガスを解離するガスとしてN系ガ
ス及びH系ガスを混入することによってエッチングレー
トの低下を抑制することができる。このように低温とす
る場合、O2ガスを解離するガスとしては、N系ガス又は
H系ガスを単独で用いる場合に比して、両N系ガス及び
H系ガスを混入させた方がより良くO2ガスを解離するこ
とができ、よりエッチングレートの低減化を抑制するこ
とができる。
尚、上述の各例においては、エッチングガスとして
O2,N2,H2O,Cl2を用いた例を示したが、Cl系ガスとして
はその他HCl,CCl4,BCl3等の各種Cl系ガスを用いること
ができ、同様にBr系ガスとしても、Br2,HBr,CBr4,BBr3
等の各種Br系ガスを用いることができる。
また、RIE等の異方性エッチング装置としては、マグ
ネトロン型、マイクロ波ECR(電子サイクロトロン共
鳴)型のエッチング装置等種々の反応性エッチング装置
を用いることができる。
尚、上述の各実施例においてハロゲン系ガスの流量比
は、側壁保護膜(6)が厚くなり過ぎるとエッチングレ
ートの低下を招くため、全体の50〜60%程度以内であれ
ばよい。
また上述の各実施例においては、O2ガスの解離を促進
するガスとしてN2,H2Oを用いたが、その他N2,H2,N2O,H2
Oのうち一種または複数種組み合わせたガス即ち例えばN
2/H2,N2O/H2,N2/H2O,N2O/H2O等を用いることができる。
更に、この解離促進ガスの流量比は全体の1%程度以
上で効果があらわれ、また30%程度以上としても効果は
変わらないことから、解離促進ガスの流量比としては、
1〜30%程度に選定することが望ましい。
〔発明の効果〕
上述したように、本発明多層レジストドライエッチン
グ方法によれば、高速化をはかるために高ガス圧下でO
ラジカルによるエッチングを主体としても、Cl系また
はBr系のハロゲンガスを混入することにより異方性を充
分保持することができ、高速性、異方性共に良好な多層
レジストエッチング方法を得ることができる。
また本発明は、N系ガス等をハロゲン系ガスに加えて
混入することにより、Oの発生を促進することがで
き、より高速化をはかることができると共に、RIE等に
おけるバイアス電圧の低減化をはかることができ、これ
によって下地材料層(2)のスパッタリングを抑制する
ことができるため、材料層(2)のレジスト(3)側壁
へのスパッタリングによる付着を低減化することが可能
となる。
従って、このような不純物の付着によるレジスト除去
工程でのレジスト残留を回避することができ、特性の低
下を回避して、歩留りの向上をはかることができる。
また更に、上述のハロゲンガスの流量を低減化するた
めに基本温度を低温とした場合においても上述のN系ガ
ス及びH系ガス等の、Oの発生を促進するガスを混入
することによってエッチングレートの低減化を抑制する
ことができ、生産性の向上をはかることができる。
【図面の簡単な説明】
第1図A〜Eは本発明多層レジストドライエッチング方
法を示す製造工程図、第2図A〜Dは従来の多層レジス
トドライエッチング方法を示す製造工程図である。 (1)は基体、(2)は下地材料層、(3)は下層有機
レジスト層、(4)は中間層、(5)は上層レジスト
層、(6)は側壁保護膜、(7)は配線パターン、(2
1)及び(23)は絶縁層、(22)は下層配線層である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】下地材料層上に、少なくとも下層有機レジ
    スト層と、回転塗布ガラスより成る中間層とを有する多
    層レジスト層を形成し、上記中間層をマスクとして上記
    下層有機レジスト層を選択的にドライエッチングする多
    層レジストドライエッチング方法であって、 少なくともO2ガスと、Cl系またはBr系ハロゲンガスと、
    上記O2ガスの解離を促進するガスとを含むエッチングガ
    スを用い、 上記O2ガスの解離を促進するガスとして、N2、N2Oのう
    ちの1種と、H2、H2Oのうちの1種とを含む混合ガスを
    用いてエッチングすることを特徴とする多層レジストド
    ライエッチング方法。
JP02298168A 1990-11-02 1990-11-02 多層レジストドライエッチング方法 Expired - Lifetime JP3116369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02298168A JP3116369B2 (ja) 1990-11-02 1990-11-02 多層レジストドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02298168A JP3116369B2 (ja) 1990-11-02 1990-11-02 多層レジストドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH04171723A JPH04171723A (ja) 1992-06-18
JP3116369B2 true JP3116369B2 (ja) 2000-12-11

Family

ID=17856081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02298168A Expired - Lifetime JP3116369B2 (ja) 1990-11-02 1990-11-02 多層レジストドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3116369B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052135A1 (en) 1998-04-02 1999-10-14 Applied Materials, Inc. Method for etching low k dielectrics
FR2789804B1 (fr) * 1999-02-17 2002-08-23 France Telecom Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique

Also Published As

Publication number Publication date
JPH04171723A (ja) 1992-06-18

Similar Documents

Publication Publication Date Title
US6716761B2 (en) Method of forming fine patterns
KR20080086686A (ko) 반도체 소자의 제조방법
JP3318801B2 (ja) ドライエッチング方法
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US4678540A (en) Plasma etch process
JPH06177089A (ja) 半導体装置の製造方法
JPH09321023A (ja) 金属配線の形成方法
JP3116369B2 (ja) 多層レジストドライエッチング方法
JP2932488B2 (ja) ドライエッチング方法
JPH04171726A (ja) 多層レジストドライエッチング方法
JPH05343363A (ja) ドライエッチング方法
JP3204473B2 (ja) クロム膜製電極の形成方法
JP3277652B2 (ja) ドライエッチング方法
JPH06318573A (ja) 高融点金属のエッチング方法
JPS6258663A (ja) 半導体装置の製造方法
JPH08274078A (ja) エッチング方法
JP2000077386A (ja) パターン形成方法
JPH07135198A (ja) エッチング方法
JPH06318574A (ja) Ti/TiN/W膜のドライエッチング方法
KR19990086491A (ko) 반도체장치의 다층막 식각방법
JP2004158538A (ja) 半導体装置の製造方法
KR0172856B1 (ko) 미세패턴 형성방법
KR100209215B1 (ko) 반도체 장치의 금속배선 형성방법
JPH0637058A (ja) ドライエッチング方法
JPS60254733A (ja) パタ−ン形成法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 11