JPH04171723A - 多層レジストドライエッチング方法 - Google Patents
多層レジストドライエッチング方法Info
- Publication number
- JPH04171723A JPH04171723A JP29816890A JP29816890A JPH04171723A JP H04171723 A JPH04171723 A JP H04171723A JP 29816890 A JP29816890 A JP 29816890A JP 29816890 A JP29816890 A JP 29816890A JP H04171723 A JPH04171723 A JP H04171723A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- layer
- resist
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001312 dry etching Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 27
- 238000005530 etching Methods 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000010494 dissociation reaction Methods 0.000 claims abstract description 14
- 230000005593 dissociations Effects 0.000 claims abstract description 14
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 10
- 150000002367 halogens Chemical class 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 abstract description 12
- 238000000059 patterning Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野〕
本発明は、半導体装置の製造工程等における多層レジス
トのトライエツチング方法に係わる。
トのトライエツチング方法に係わる。
本発明は多層レジストドライエツチング方法に係わり、
少なくとも下地材料層上に形成された下層有機レジスト
層を有する多層レジストの、下層有機レジスト層を選択
的にエツチングするドライエツチング方法において、エ
ツチングガスとして少なくとも0゜ガスと、C,l系ま
たはBr系のハロゲンガスと、この02ガスの解離を促
進するガスとを含むガスを用いることによって、高ガス
圧下におけるエツチング異方性の向上及びエツチング速
度の高速化をはかる。
少なくとも下地材料層上に形成された下層有機レジスト
層を有する多層レジストの、下層有機レジスト層を選択
的にエツチングするドライエツチング方法において、エ
ツチングガスとして少なくとも0゜ガスと、C,l系ま
たはBr系のハロゲンガスと、この02ガスの解離を促
進するガスとを含むガスを用いることによって、高ガス
圧下におけるエツチング異方性の向上及びエツチング速
度の高速化をはかる。
また本発明は、上述の多層レジストドライエツチング方
法において、0□ガスの解離を促進するガスに、NH3
,NZ、II□、N20.N20のうち一種または複数
種組み合わせたガスを用いるごとによって、高ガス圧下
におけるエツチング異方性の向」二及びエツチング速度
の高速化をはかる。
法において、0□ガスの解離を促進するガスに、NH3
,NZ、II□、N20.N20のうち一種または複数
種組み合わせたガスを用いるごとによって、高ガス圧下
におけるエツチング異方性の向」二及びエツチング速度
の高速化をはかる。
多層レジストl’ライエンチング方法は、半導体装置等
の製造工程において、例えば基板上に下層の配線層を形
成した後、この下層の配線層により生じた段差部上に微
細な例えば0.35μmピッチ程度の上層の配線層のパ
ターンを形成する方法において適用せざるを得ない方向
にある。
の製造工程において、例えば基板上に下層の配線層を形
成した後、この下層の配線層により生じた段差部上に微
細な例えば0.35μmピッチ程度の上層の配線層のパ
ターンを形成する方法において適用せざるを得ない方向
にある。
この多層レジストドライエツチング方法については月刊
rsemiconductor World J 19
87年11月号101頁〜106頁の記事に詳細が説明
されているが、この方法によるパターニングの一例を第
2図A〜Dの製造工程図を参照して説明する。
rsemiconductor World J 19
87年11月号101頁〜106頁の記事に詳細が説明
されているが、この方法によるパターニングの一例を第
2図A〜Dの製造工程図を参照して説明する。
先ず第2図Aに示すように、Si半導体等より成る基体
(1)上に例えば図示しないがゲート電極、ソース/ト
レイン領域等のトランジスタ等を形成した後、A1等よ
り成る配線層を例えば複数層積層して形成し、更に上面
が段差を有して成るこれら下地利料層(2)上を覆って
全面的に、下層有機レジスト層(3)を被着する。この
とき、レジスト層(3)の−1−面が平坦化されるよう
に、しかも半導体基体(1)十の全ての場所において後
述する工y ’J−ング工程に耐えられる程度の厚さに
被着形成する。
(1)上に例えば図示しないがゲート電極、ソース/ト
レイン領域等のトランジスタ等を形成した後、A1等よ
り成る配線層を例えば複数層積層して形成し、更に上面
が段差を有して成るこれら下地利料層(2)上を覆って
全面的に、下層有機レジスト層(3)を被着する。この
とき、レジスト層(3)の−1−面が平坦化されるよう
に、しかも半導体基体(1)十の全ての場所において後
述する工y ’J−ング工程に耐えられる程度の厚さに
被着形成する。
次に第2図Bに示すように、この下層有機レジスト層(
3)上に全面的に例えば回転塗布ガラスいわゆる5OG
(spin on glass)より成る中間層(4)
を塗布し、更にこの」二に止較的薄くフォトレジスト等
の上層レジスト層(5)を被着形成する。
3)上に全面的に例えば回転塗布ガラスいわゆる5OG
(spin on glass)より成る中間層(4)
を塗布し、更にこの」二に止較的薄くフォトレジスト等
の上層レジスト層(5)を被着形成する。
次に第2図Cに示すように、上層レンスト層(5)に対
するパターン露光を行い、現像してパターニングした後
、この」二層レジスト層(5)をマスクとして中間層(
4)に対してIIIE(反応性・イオンエツチング)等
の異方性エツチングを行ゲζバターニングを行う。この
とき上層レジスト層(5)はその厚さを小として、充分
そのパターン露光が異方性をもってなされるようにする
ことができ、これにより明確なパターンのマスク層が得
られ、中間層(4)のパターニングも、その厚さを小と
することによ−、て垂直方向のみに工・ノチングされた
精確なパターンエツチングを行うことができる。
するパターン露光を行い、現像してパターニングした後
、この」二層レジスト層(5)をマスクとして中間層(
4)に対してIIIE(反応性・イオンエツチング)等
の異方性エツチングを行ゲζバターニングを行う。この
とき上層レジスト層(5)はその厚さを小として、充分
そのパターン露光が異方性をもってなされるようにする
ことができ、これにより明確なパターンのマスク層が得
られ、中間層(4)のパターニングも、その厚さを小と
することによ−、て垂直方向のみに工・ノチングされた
精確なパターンエツチングを行うことができる。
そして第2図りに示すように、この中間層(4)をマス
クとして下層有機レジスト層(3)に対して、0□を用
いた旧Eによって異方性エツチングを行い、目的とする
被エンチング層即ち下地材料層(2)に対するマスク層
を形成する。このとき上層レジスト層(5)は自然にエ
ツチングされて消滅する。
クとして下層有機レジスト層(3)に対して、0□を用
いた旧Eによって異方性エツチングを行い、目的とする
被エンチング層即ち下地材料層(2)に対するマスク層
を形成する。このとき上層レジスト層(5)は自然にエ
ツチングされて消滅する。
そして図示しないが、この下層有機レジスト層(3)よ
り成るマスク層をマスクとして下地材料層(2)をRI
E等の異方性エツチングによりパターニングして、目的
とする例えば配線パターンを得ることができる。
り成るマスク層をマスクとして下地材料層(2)をRI
E等の異方性エツチングによりパターニングして、目的
とする例えば配線パターンを得ることができる。
ところが、上述したように下層有機レジスト層(3)に
対するエツチングとしでは02ガスによるRTEが一般
に用いられているが、このO,ガスによるエツチングは
その異方性加工を高速で、且つ制御性良く行うことは難
しい。すなわち、高速化を目指しで高ガス圧下とし、ラ
ジカル01′を増加させてラジカル反応を主体とすると
、マスク層の下部に0″が入り込んでアンダーカット即
ち基部側がエツチングされて四部杖となり、異方性が低
下してしまう。一方、異方性加工の向上をはかるために
低ガス圧・高電圧下での0゛イオンのスパッタリングに
よる物理的エツチングを主体とすると、高速化が困N番
こなることと、下地材料層(2)等のスパンタ物がエン
チングしたレジス1−層(3)の側壁に(=J着して、
これがレジスト?、11離を阻害して、半導体装置内に
残留するという問題が生じる場合がある。
対するエツチングとしでは02ガスによるRTEが一般
に用いられているが、このO,ガスによるエツチングは
その異方性加工を高速で、且つ制御性良く行うことは難
しい。すなわち、高速化を目指しで高ガス圧下とし、ラ
ジカル01′を増加させてラジカル反応を主体とすると
、マスク層の下部に0″が入り込んでアンダーカット即
ち基部側がエツチングされて四部杖となり、異方性が低
下してしまう。一方、異方性加工の向上をはかるために
低ガス圧・高電圧下での0゛イオンのスパッタリングに
よる物理的エツチングを主体とすると、高速化が困N番
こなることと、下地材料層(2)等のスパンタ物がエン
チングしたレジス1−層(3)の側壁に(=J着して、
これがレジスト?、11離を阻害して、半導体装置内に
残留するという問題が生じる場合がある。
このため、このような問題を生じさせない高速化及び異
方性の向上が望まれていた。
方性の向上が望まれていた。
[発明が解決しようとする課題]
本発明は、上述した多層レジストに対する02ガスを用
いたRIE等のドライエンチングにおいて、高速化及び
異方性加工の向上をはかる方法を提供するものである。
いたRIE等のドライエンチングにおいて、高速化及び
異方性加工の向上をはかる方法を提供するものである。
[課題を解決するだめの手段]
本発明は、第1図A−Eにその一例の製造工程図を示す
ように、少なくとも下地材料層上(2)に形成された下
層有機レジスト層(3)を有する多層レジストの、下層
有機レジスト層(3)を選択的にエツチングするドライ
エツチング方法において、エツチングガスとして少なく
とも0□ガスとCl系またはBr系のハロゲンガスと、
この02ガスの解離を促進するガスとを含むガスを含む
ガスを用いる。
ように、少なくとも下地材料層上(2)に形成された下
層有機レジスト層(3)を有する多層レジストの、下層
有機レジスト層(3)を選択的にエツチングするドライ
エツチング方法において、エツチングガスとして少なく
とも0□ガスとCl系またはBr系のハロゲンガスと、
この02ガスの解離を促進するガスとを含むガスを含む
ガスを用いる。
また本発明は、上述の多層レジストドライエツチング方
法において、0□ガスの解離を促進するガスに、N11
3.NZ、H2,N20,820のうち一種または複数
種組み合わせたガスを用いる。
法において、0□ガスの解離を促進するガスに、N11
3.NZ、H2,N20,820のうち一種または複数
種組み合わせたガスを用いる。
上述したように、本発明多層レジストドライエツチング
方法では、02ガスに加えてCl系またはBr系のハロ
ゲンガスを混入するものであるが、このようにハロゲン
ガスを用いることによって、Cl系またはBr系ガスと
有機レジスト層(3)との反応生成物CC1xやCBr
*が、第1図りに示すように、下層有機レジスト層(3
)の側壁に形成されて、この側壁保護膜(6)の形成と
、ラジカル0”による側壁へのエンチングとが同時に進
行することから、下層有機レジスト層(3)の側壁の侵
食が抑制されてエツチングされ、エツチングマスク層の
パターンを踏襲した異方性をもっでエツチングを行うこ
とができることとなる。
方法では、02ガスに加えてCl系またはBr系のハロ
ゲンガスを混入するものであるが、このようにハロゲン
ガスを用いることによって、Cl系またはBr系ガスと
有機レジスト層(3)との反応生成物CC1xやCBr
*が、第1図りに示すように、下層有機レジスト層(3
)の側壁に形成されて、この側壁保護膜(6)の形成と
、ラジカル0”による側壁へのエンチングとが同時に進
行することから、下層有機レジスト層(3)の側壁の侵
食が抑制されてエツチングされ、エツチングマスク層の
パターンを踏襲した異方性をもっでエツチングを行うこ
とができることとなる。
従って、前述したように高速化をはかるために高ガス圧
下でO′1によるエツチングを主体としても、異方性を
充分保持することができ、高速性、異方性共に良好な多
層レジストエンチング方法を得ることができる。
下でO′1によるエツチングを主体としても、異方性を
充分保持することができ、高速性、異方性共に良好な多
層レジストエンチング方法を得ることができる。
またこのとき、02ガスの解離を促進するガスを加えて
混入することにより、有機レジスト層(3)と0□との
反応生成物CO,を再分解し、0”の発生を促進するこ
とができ、より高速化をはかることができる。更に、R
IB等におけるバイアス電圧の低減化をはかることがで
き、これによって下地材料層(2)のスパッタリングを
抑制することができるため、材料層(2)のレジスト(
3)側壁への付着を低減化することが可能となる。
混入することにより、有機レジスト層(3)と0□との
反応生成物CO,を再分解し、0”の発生を促進するこ
とができ、より高速化をはかることができる。更に、R
IB等におけるバイアス電圧の低減化をはかることがで
き、これによって下地材料層(2)のスパッタリングを
抑制することができるため、材料層(2)のレジスト(
3)側壁への付着を低減化することが可能となる。
従って、このような不純物の付着によるレジスト除去工
程でのレジスト残留を回避することができる。
程でのレジスト残留を回避することができる。
以下、第1図A−Eを参照して本発明多層レジストドラ
イエツチング方法の各側を詳細に説明する。
イエツチング方法の各側を詳細に説明する。
この場合、例えばSi半導体等の基体(1)上に、ゲー
ト、ソース/ドレイン等のトランジスタ等を形成した後
、この上に多層配線層を形成する場合で、先ず第1図A
に示すように、基体(1)上に所要のゲート電極等を形
成した後、例えば5i02等の絶縁層(21)を介して
下層配線層(22)を被着した後フォトリソグラフィ等
の適用によってバターニングし、この上に全面的にSi
O□等の絶縁層(23)を形成し、更にこの絶縁層(2
3)上に、パターニングすべき配線層の材料のAI等よ
り成り、爾後形成するレジスト層(3)の下地となる下
地材料層(2)をスパッタリング等によって被着形成す
る。この下地材料層(2)の上面には、例えば下層配線
層(22)の存在によって段差即ち凹凸面が形成されて
いる。
ト、ソース/ドレイン等のトランジスタ等を形成した後
、この上に多層配線層を形成する場合で、先ず第1図A
に示すように、基体(1)上に所要のゲート電極等を形
成した後、例えば5i02等の絶縁層(21)を介して
下層配線層(22)を被着した後フォトリソグラフィ等
の適用によってバターニングし、この上に全面的にSi
O□等の絶縁層(23)を形成し、更にこの絶縁層(2
3)上に、パターニングすべき配線層の材料のAI等よ
り成り、爾後形成するレジスト層(3)の下地となる下
地材料層(2)をスパッタリング等によって被着形成す
る。この下地材料層(2)の上面には、例えば下層配線
層(22)の存在によって段差即ち凹凸面が形成されて
いる。
次に、第1図Bに示すように、この下地材料層(2)上
を覆って全面的に下層有機レジスト層(3)として例え
ばノボラック樹脂系のポジレジストを厚く塗布して平坦
化した後、中間層(4)としてSOGを回転塗布し、更
にフォトレジスト等より成る上層レジスト層(5)を比
較的厚ざを小として塗布する。
を覆って全面的に下層有機レジスト層(3)として例え
ばノボラック樹脂系のポジレジストを厚く塗布して平坦
化した後、中間層(4)としてSOGを回転塗布し、更
にフォトレジスト等より成る上層レジスト層(5)を比
較的厚ざを小として塗布する。
その後第1図Cに示すように、上層レジスト層(5)に
対してエキシマレーザステッパー等によってパターン露
光した後、この上層レジスト層(5)をエツチングマス
クとして中間層(4)に対してマグネトロンl?IE装
置等による異方性エツチングを行って窓開けを行う。
対してエキシマレーザステッパー等によってパターン露
光した後、この上層レジスト層(5)をエツチングマス
クとして中間層(4)に対してマグネトロンl?IE装
置等による異方性エツチングを行って窓開けを行う。
そして第1図りに示すように、これに対し”ζ後述する
各実施例に示す反応ガスを導入して、0□ガスによる異
方性エツチングを行って、下層有機レジスト層(3)の
側壁に側壁保護膜(6)を形成しながら、また0□ガス
の解離を行って01の生成を促進しつつエツチングを行
う。
各実施例に示す反応ガスを導入して、0□ガスによる異
方性エツチングを行って、下層有機レジスト層(3)の
側壁に側壁保護膜(6)を形成しながら、また0□ガス
の解離を行って01の生成を促進しつつエツチングを行
う。
そして下層有機レジスト層(3)より成るエツチングマ
スク層を形成した後、これをエツチングマスクとして下
地材料層(2)に対する異方性エツチングを行って第1
図Eに示す配線パターン(7)を得ることができる。
スク層を形成した後、これをエツチングマスクとして下
地材料層(2)に対する異方性エツチングを行って第1
図Eに示す配線パターン(7)を得ることができる。
上述の方法により、第1図りに示す下層レジスト層(3
)に対するエツチングガスとして以下の各実施例に示し
たエツチングガスを用いてエツチングを行った。
)に対するエツチングガスとして以下の各実施例に示し
たエツチングガスを用いてエツチングを行った。
実施例1
この例ではエンチングガスとして、0□、NZ、N20
゜C12を用いてその流量をそれぞれ0272sccm
、 N2N218sc、 )+2010105c、 C
12108SCCl11とし、圧力l QmTorr、
マイクロ波250 mA、 RFバイアス電圧400W
。
゜C12を用いてその流量をそれぞれ0272sccm
、 N2N218sc、 )+2010105c、 C
12108SCCl11とし、圧力l QmTorr、
マイクロ波250 mA、 RFバイアス電圧400W
。
基体温度120°Cとし、RFバイアス印加型のマイク
ロ波エツチング装置によってドライエンチングを行った
。
ロ波エツチング装置によってドライエンチングを行った
。
この場合、従来方法に比して約30%以」二のエソチン
ダレ−1・の増加をはかることができた。
ダレ−1・の増加をはかることができた。
実施例2
この例ではエツチングガスとして、o2. N2.lh
o。
o。
C12を用いてその流量をそれぞれ0□72sccm、
+11218sccm、 N20 ]Osccm、
CNz 8sccmとUノ、圧力10+nTorr。
+11218sccm、 N20 ]Osccm、
CNz 8sccmとUノ、圧力10+nTorr。
マイクロ波250 mA、tlFバイアス200す、基
体温度−60″Cとし、I?Fバイアス印加型のマイク
ロ波エツチング装置によってトライエツチングを行った
。
体温度−60″Cとし、I?Fバイアス印加型のマイク
ロ波エツチング装置によってトライエツチングを行った
。
この場合、基体(+)を−60°Cという低温としても
、従来方法に比して約20%以上のエラチングレー1の
増加をはかることができた。
、従来方法に比して約20%以上のエラチングレー1の
増加をはかることができた。
このように、N系カス及び11系ガス等の02ガスの解
離を促進するガスを導入することにより、RFバイアス
電圧を比較的小とするごとができるため、下層有機レジ
スト層(3)への下地材料層(2)のスパッタリングに
よる付着をより抑制することができ、レジスト除去をよ
り確実に行うことができる。
離を促進するガスを導入することにより、RFバイアス
電圧を比較的小とするごとができるため、下層有機レジ
スト層(3)への下地材料層(2)のスパッタリングに
よる付着をより抑制することができ、レジスト除去をよ
り確実に行うことができる。
また、全体の総ガス流量に対するハロリ“ンガスの流量
比を小とするために基体温度を低温としても、上述の実
施例2に示すように02ガスを解N1するガスとしてN
系ガス及び1(系ガスを混入することによってエツチン
グレートの低下を抑制するごとができる。このように低
温とする場合、0□ガスを解離するガスとしては、N系
ガス又はH系ガスを単独で用いる場合に比して、両N系
ガス及び11系ガスを混入させた方がより良く0□ガス
を解離することができ、よりエツチングレートの低減化
を抑制することができる。
比を小とするために基体温度を低温としても、上述の実
施例2に示すように02ガスを解N1するガスとしてN
系ガス及び1(系ガスを混入することによってエツチン
グレートの低下を抑制するごとができる。このように低
温とする場合、0□ガスを解離するガスとしては、N系
ガス又はH系ガスを単独で用いる場合に比して、両N系
ガス及び11系ガスを混入させた方がより良く0□ガス
を解離することができ、よりエツチングレートの低減化
を抑制することができる。
尚、上述の各側においては、エツチングガスとして0□
、N2.II□O,C12を用いた例を示したが、C1
系ガスとしてはその他1(C1、CC14、B C13
等の各種Cl系ガスを用いることができ、同様にBr系
ガスとしても、B r z + )l B r + C
B r 4+ B B r 3等の各種Br系ガスを用
いることができる。
、N2.II□O,C12を用いた例を示したが、C1
系ガスとしてはその他1(C1、CC14、B C13
等の各種Cl系ガスを用いることができ、同様にBr系
ガスとしても、B r z + )l B r + C
B r 4+ B B r 3等の各種Br系ガスを用
いることができる。
また、RrE等の異方性エツチング装置としては、マグ
ネトロン型、マイクロ波ECR(電子サイクロトロン共
鳴)型のエツチング装置等種々の反応性エツチング装置
を用いることができる。
ネトロン型、マイクロ波ECR(電子サイクロトロン共
鳴)型のエツチング装置等種々の反応性エツチング装置
を用いることができる。
尚、上述の各実施例においてハロゲン系ガスの流量比は
、側壁保護膜(6)が厚くなり過ぎるとエンチングレー
トの低下を招くため、全体の50〜60%程度以内であ
ればよい。
、側壁保護膜(6)が厚くなり過ぎるとエンチングレー
トの低下を招くため、全体の50〜60%程度以内であ
ればよい。
また上述の各実施例においては、02ガスの解離を促進
するガスとして14□、11□0を用いたが、その他N
11z、Nz、Hz、N20.lI20のうら一種また
は複数種組め合わせたガス即ち例えばN 2/)l 2
、 N 20/II□、N2/+120゜N20/l
ho等を用いることができる。
するガスとして14□、11□0を用いたが、その他N
11z、Nz、Hz、N20.lI20のうら一種また
は複数種組め合わせたガス即ち例えばN 2/)l 2
、 N 20/II□、N2/+120゜N20/l
ho等を用いることができる。
更に、この解離促進ガスの流量比は全体の1%程度以上
で効果があられれ、また30%程度以上としても効果は
変わらないことから、解離促進ガスの流量比としては、
1〜30%程度に選定することが望ましい。また0□の
解離を促進するガスとしては、上述した■系及びII系
ガフ、のいづれかと、F系ガス例えばCF4. SF6
.NF3. C2F6.C3FI1.ClIF:i等
のガスとを用いてもよい。
で効果があられれ、また30%程度以上としても効果は
変わらないことから、解離促進ガスの流量比としては、
1〜30%程度に選定することが望ましい。また0□の
解離を促進するガスとしては、上述した■系及びII系
ガフ、のいづれかと、F系ガス例えばCF4. SF6
.NF3. C2F6.C3FI1.ClIF:i等
のガスとを用いてもよい。
上述したように、本発明多層レジストトライエツチング
方法によれば、高速化をはかるためムこ高ガス圧下で0
*ラジカルによるエツチングを主体としても、C1系ま
たはBr系等のハロゲンガスを混入することにより異方
性を充分保持することができ、高速性、異方性共に良好
な多層レジストエツチング方法を得ることができる。
方法によれば、高速化をはかるためムこ高ガス圧下で0
*ラジカルによるエツチングを主体としても、C1系ま
たはBr系等のハロゲンガスを混入することにより異方
性を充分保持することができ、高速性、異方性共に良好
な多層レジストエツチング方法を得ることができる。
また本発明は、N系ガス等をハロゲン系ガスに加えて混
入することにより、01の発生を促進することができ、
より高速化をはかることができると共に、RIE等にお
けるバイアス電圧の低減化をはかることができ、これに
よって下地材料層(2)のスパッタリングを抑制するこ
とができるため、材料層(2)のレジスト(3)側壁へ
のスパッタリングによる付着を低減化することが可能と
なる。
入することにより、01の発生を促進することができ、
より高速化をはかることができると共に、RIE等にお
けるバイアス電圧の低減化をはかることができ、これに
よって下地材料層(2)のスパッタリングを抑制するこ
とができるため、材料層(2)のレジスト(3)側壁へ
のスパッタリングによる付着を低減化することが可能と
なる。
従って、このような不純物の付着によるレジスト除去工
程でのレジスト残留を回避することができ、特性の低下
を回避して、歩留りの向上をはかることができる。
程でのレジスト残留を回避することができ、特性の低下
を回避して、歩留りの向上をはかることができる。
また更に、上述のハロゲンガスの流量を低減化するため
に基体温度を低温とした場合におい”Cも上述のN系ガ
ス及びN系ガス等の、02の発生を促進するガスを混入
することによってエツチングレートの低減化を抑制する
ことができ、生産性の向上をはかることができる。
に基体温度を低温とした場合におい”Cも上述のN系ガ
ス及びN系ガス等の、02の発生を促進するガスを混入
することによってエツチングレートの低減化を抑制する
ことができ、生産性の向上をはかることができる。
第1図A−Eは本発明多層L/シストドライエツチング
方法を示す製造工程図、第2図A−Dは従来の多層レジ
ストドライエンチング方法を示す製造工程図である。 (1)は基体、(2)は下地材料層、(3)は下層有機
レジスト層、(4)は中間層、(5)は上層レジスト残
留、(6)は側壁保護膜、(7)は配線パターン、(2
1)及び(23)は絶縁層、(22)は下層配線層であ
る。
方法を示す製造工程図、第2図A−Dは従来の多層レジ
ストドライエンチング方法を示す製造工程図である。 (1)は基体、(2)は下地材料層、(3)は下層有機
レジスト層、(4)は中間層、(5)は上層レジスト残
留、(6)は側壁保護膜、(7)は配線パターン、(2
1)及び(23)は絶縁層、(22)は下層配線層であ
る。
Claims (1)
- 【特許請求の範囲】 1、少なくとも下地材料層上に形成された下層有機レジ
スト層を有する多層レジストの、上記下層有機レジスト
層を選択的にエッチングするドライエッチング方法にお
いて、 エッチングガスとして少なくともO_2ガスと、Cl系
またはBr系のハロゲンガスと、上記O_2ガスの解離
を促進するガスとを含むガスを用いることを特徴とする
多層レジストドライエッチング方法。 2、上記請求項1記載の多層レジストドライエッチング
方法において、 上記O_2ガスの解離を促進するガスに、NH_3、N
_2、H_2、N_2O、H_2Oのうち一種または複
数種組み合わせたガスを用いる ことを特徴とする多層レジストドライエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02298168A JP3116369B2 (ja) | 1990-11-02 | 1990-11-02 | 多層レジストドライエッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02298168A JP3116369B2 (ja) | 1990-11-02 | 1990-11-02 | 多層レジストドライエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04171723A true JPH04171723A (ja) | 1992-06-18 |
JP3116369B2 JP3116369B2 (ja) | 2000-12-11 |
Family
ID=17856081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02298168A Expired - Lifetime JP3116369B2 (ja) | 1990-11-02 | 1990-11-02 | 多層レジストドライエッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3116369B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999052135A1 (en) * | 1998-04-02 | 1999-10-14 | Applied Materials, Inc. | Method for etching low k dielectrics |
FR2789804A1 (fr) * | 1999-02-17 | 2000-08-18 | France Telecom | Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique |
-
1990
- 1990-11-02 JP JP02298168A patent/JP3116369B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999052135A1 (en) * | 1998-04-02 | 1999-10-14 | Applied Materials, Inc. | Method for etching low k dielectrics |
US6547977B1 (en) | 1998-04-02 | 2003-04-15 | Applied Materials Inc. | Method for etching low k dielectrics |
FR2789804A1 (fr) * | 1999-02-17 | 2000-08-18 | France Telecom | Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique |
EP1030353A1 (fr) * | 1999-02-17 | 2000-08-23 | France Telecom | Procédé de gravure anisotrope par plasma gazeux d'un matériau polymère diélectrique organique |
Also Published As
Publication number | Publication date |
---|---|
JP3116369B2 (ja) | 2000-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07263309A (ja) | アモルファスカーボンを用いた半導体装置製造方法 | |
JP3318801B2 (ja) | ドライエッチング方法 | |
JPH06177089A (ja) | 半導体装置の製造方法 | |
JPH0545057B2 (ja) | ||
JPH05190809A (ja) | 半導体装置の製造方法 | |
JPH04171723A (ja) | 多層レジストドライエッチング方法 | |
KR20190068464A (ko) | 기판을 멀티 패터닝하는 기술 | |
JPH09148269A (ja) | T型ゲート電極の重畳方法およびt型低抵抗金属の重畳方法 | |
JPH04171726A (ja) | 多層レジストドライエッチング方法 | |
JPH05343363A (ja) | ドライエッチング方法 | |
JPS5891640A (ja) | 半導体装置の製造方法 | |
JPH01239932A (ja) | ポリシリサイド構造ゲート積層膜のドライエッチング方法 | |
KR100301428B1 (ko) | 하드 마스크를 갖는 반도체소자의 식각방법 | |
JPS60254733A (ja) | パタ−ン形成法 | |
JPH06318576A (ja) | ドライエッチング方法 | |
JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
JPH07135198A (ja) | エッチング方法 | |
JPH02134818A (ja) | 配線構造体の形成法 | |
JPH06318574A (ja) | Ti/TiN/W膜のドライエッチング方法 | |
KR100255164B1 (ko) | 반도체 소자의 폴리실리콘/옥사이드 식각방법 | |
JPS632326A (ja) | パタ−ン構造の形成方法 | |
JPH0613473A (ja) | 半導体装置とその製造方法 | |
JP2004158538A (ja) | 半導体装置の製造方法 | |
JP2703327B2 (ja) | 半導体装置の製造方法 | |
JPH05129253A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |