KR100255164B1 - 반도체 소자의 폴리실리콘/옥사이드 식각방법 - Google Patents
반도체 소자의 폴리실리콘/옥사이드 식각방법 Download PDFInfo
- Publication number
- KR100255164B1 KR100255164B1 KR1019930021063A KR930021063A KR100255164B1 KR 100255164 B1 KR100255164 B1 KR 100255164B1 KR 1019930021063 A KR1019930021063 A KR 1019930021063A KR 930021063 A KR930021063 A KR 930021063A KR 100255164 B1 KR100255164 B1 KR 100255164B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- polysilicon
- etching
- mask
- patterned
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 폴리실리콘/옥사이드(Polysilicon/Oxide) 식각방법에 관한 것으로, 반도체 소자의 제조공정 중 옥사이드상에 폴리실리콘이 적층된 구조에서 폴리실리콘과 옥사이드를 식각하기 위하여, 전체구조 상부에 적층된 폴리실리콘상에 식각 마스크로 적용될 옥사이드를 두껍게 증착하여 경화시켜, 이 경화된 옥사이드를 하드 마스크(Hard Mask)로 하여 기존의 옥사이드 식각장비(Oxide Etcher)만을 이용하여 하부의 적층된 폴리실리콘 및 옥사이드를 식각하면서 하드 마스크로 적용된 옥사이드도 동시에 식각되게 하므로써, 하나의 식각장비를 이용하고 또한 식각공정에 따른 파티클(Particle) 발생을 감소시켜 제품 생산률 및 신뢰성을 향상시킬 수 있는 반도체 소자의 폴리실리콘/옥사이드를 식각하는 방법에 관하여 기술된다.
Description
제1(a)도 내지 제1(d)도는 본 발명에 의한 반도체 소자의 폴리실리콘/옥사이드를 식각하는 방법을 설명하기 위해 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 옥사이드
3 : 폴리실리콘 4 : 마스크용 옥사이드
5 : 포토레지스트 6 : 식각홈
본 발명은 반도체 소자의 폴리실리콘/옥사이드(Polysilicon/Oxide) 식각방법에 관한 것으로, 특히 반도체 소자의 제조공정 중 옥사이드상에 폴리실리콘의 적층된 구조에서 폴리실리콘과 옥사이드를 식각하기 위하여, 전체구조 상부에 적층된 폴리실리콘상에 식각 마스크로 적용될 옥사이드를 두껍게 증착하여 경화시켜, 이 경화된 옥사이드를 하드 마스크(Hard Mask)로하여 기존의 옥사이드 식각장비(Oxide Etcher)만을 이용하여 하부의 적층된 폴리실리콘 및 옥사이드를 식각하면서 하드 마스크로 적용된 옥사이드도 동시에 식각되게 하므로써, 하나의 식각장비를 이용하고 또한 식각공정에 따른 파티클(Particle) 발생을 감소시켜 제품 생산률 및 신뢰성을 향상시킬 수 있는 반도체 소자의 폴리실리콘/옥사이드를 식각하는 방법에 관한 것이다.
종래에는 소정의 기판상에 옥사이드를 적층하고 그 상부에 폴리실리콘을 적층한 폴리실리콘/옥사이드 구조를 갖는 반도체 소자에 있어서, 폴리실리콘/옥사이드를 식각하기 위하여 폴리실리콘상에 포토레지스트를 도포 및 패턴화한 후, 이 패턴화된 포토레지스터를 식각 마스크로 하여 폴리실리콘 식각장비(Polysilicon Etcher)에서 폴리실리콘을 식각하고, 이어서 옥사이드 식각장비(Oxide Etcher)로 옮겨 옥사이드를 식각한다.
이와같이 폴리실리콘과 옥사이드가 적층된 구조에서 식각공정을 실시할 시, 2개의 식각장비를 이용해야만 하고, 각 식각공정마다 옮겨야하는 번거로움이 있음은 물론 그에따른 파티클(Particle) 발생 빈도가 증가하는 문제가 있다.
한편, 폴리실리콘과 옥사이드가 번갈아가며 다수층으로 적층된 경우 상기한 문제점 즉, 식각공정단계마다 옮겨야하는 횟수도 늘어나고 파티클 발생빈도 또한 더욱더 증가하게 된다.
따라서, 본 발명은 폴리실리콘과 옥사이드가 번갈아가며 다수층으로 적층되어 있더라도 하나의 옥사이드 식각장비만 사용하여 폴리실리콘 및 옥사이드를 식각할 수 있고, 파티클의 발생비도 감소시킬 수 있는 반도체 소자의 폴리실리콘/옥사이드를 식각하는 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 폴리실리콘/옥사이드 식각방법은 소정의 기판(1)상에 옥사이드(2) 및 폴리실리콘(3)을 순차적으로 적층한 후, 상기 폴리실리콘(3) 상부에 마스크용 옥사이드(4)를 소정의 두께로 증착한 다음, 열공정으로 마스크용 옥사이드(4)를 경화하는 단계와, 상기 단계로부터 마스크용 옥사이드(4) 상부에 포토레지스트(5)를 도포 및 패턴화한 후, 상기 패턴화된 포토레지스트(5)를 이용하여 마스크용 옥사이드(4)의 소정부분을 식각하여 패턴화하는 단계와, 상기 단계로부터 패턴화된 포토레지스트(5)를 제거한 후, 옥사이드 식각장비에서 패턴화된 마스크용 옥사이드(4)를 식각마스크로하여 식각공정을 실시하는 단계와, 상기 단계로부터 패턴화된 마스크용 옥사이드(4)와 하부의 폴리실리콘(3) 및 옥사이드(2)가 1:1의 식각비로 식각되어져 마스크용 옥사이드(4)가 완전히 식각되어지면서 폴리실리콘(3) 및 옥사이드(2)의 소정부분에 식각홈(6)을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1(a)도 내지 제1(d)도는 본 발명에 의한 반도체 소자의 폴리실리콘/옥사이드를 식각하는 방법을 설명하기 위해 도시한 단면도로서, 제1(a)도는 소정의 기판(1)상에 옥사이드(2) 및 폴리실리콘(3)을 순차적으로 적층한 후, 상기 폴리실리콘(3) 상부에 마스크용 옥사이드(4)를 소정의 두께로 증착한 다음, 열공정으로 마스크용 옥사이드(4)를 경화한 상태를 도시한 것이다.
상기 마스크용 옥사이드(4)는 하부의 옥사이드(2)와 폴리실리콘(3)의 두께의 합과 같은 두께로 증착한다.
제1(b)도는 상기 마스크용 옥사이드(4) 상부에 포토레지스트(5)를 도포 및 패턴화한 후, 패턴화된 포토레지스트(5)를 이용하여 마스크용 옥사이드(4)의 소정부분을 시각하여 패턴화한 상태를 도시한 것이다.
제1(c)도는 상기 패턴화된 포토레지스트(5)를 제거한 후, 옥사이드식각장비에서 패턴화된 마스크용 옥사이드(4)를 식각마스크로하여 식각공정을 실시하는 상태를 도시한 것으로, 이때 마스크용 옥사이드(4)의 식각비율과 포토레지스트(5)의 식각비율은 같다.
여기서, 주목해야 할 점은 마스크용 옥사이드(4)와 폴리실리콘(3)의 식각 비율이 같다는 점이다. 50 mTorr/700 Watt/80 Gauss/50 CHF3/5 O2/100 Ar 분위기 상태의 옥사이드 식각장비로 포토레지스트를 식각마스크로 하여 경화되지 않은 옥사이드와 폴리실리콘을 식각할 경우 식각비율은 옥사이드:폴리실리콘 = 3600Å/min:450Å/min = 8:1 이다. 그러나 본 발명과 같이 경화된 옥사이드를 식각마스크로 하여 경화된 옥사이드와 폴리실리콘을 상기와 같은 분위기의 옥사이드 식각장비로 식각할 경우 식각비율은 경화된 옥사이드:폴리실리콘 = 300Å/min:2700Å/min = 1.1:1 이다. 이와같이 옥사이드를 경화시키므로 식각율이 저하되고 또한 경화된 옥사이드를 식각마스크로 사용하므로 식각공정시 옥사이드로부터 발생되는 O2가스가 폴리실리콘의 식각에 직접 영향을 주어 폴리실리콘의 식각율을 크게 증가시키기 때문이다.
제1(d)도는 상기 제1(c)도의 식각공정을 계속실시하여 마스크용 옥사이드(4)는 완전히 제거되고, 이와 동시에 폴리실리콘(3)과 하부의 옥사이드(2)도 완전히 식각되어 식각홈(6)을 형성하여 원하는 패턴형태를 얻은 상태를 도시한 것이다.
여기서, 마스크용 옥사이드(4)가 완전히 식각되는 시점과 동일하게 하부의 폴리실리콘(3) 및 옥사이드(2)도 완전히 식각되어 하부의 기판(1)이 드러나는 식각홈(6)이 형성되기 위해서는 하부의 폴리실리콘(3)과 옥사이드(2)의 두께에 비례하는 두께를 갖는 마스크용 옥사이드(4)를 증착해야만 한다.
본 발명의 실시예에서는 소정의 기판(1)상에 옥사이드(2)와 폴리실리콘(3)을 단층으로 적층된 상태를 예를들어 설명하였지만, 다수의 층으로 번갈아가면서 적층된 구조에서도 본 발명의 식각방법은 동일하게 적용된다.
상술한 바와같이 본 발명은 폴리실리콘과 옥사이드가 번갈아 적층된 구조에서 식각마스크로 경화된 옥사이드를 사용하며 하나의 옥사이드 식각장비로서 폴리실리콘과 옥사이드를 식각할 수 있어 파티클 발생빈도를 감소시킴은 물론 공정시간을 단축하여 제품의 생산률 및 신뢰성을 향상시키는 효과가 있다.
Claims (3)
- 옥사이드와 폴리실리콘이 순차적으로 적층된 구조를 갖는 반도체 소자의 폴리실리콘/옥사이드 식각방법에 있어서, 소정의 기판(1)상에 옥사이드(2) 및 폴리실리콘(3)을 순차적으로 적층한 후, 상기 폴리실리콘(3) 상부에 마스크용 옥사이드(4)를 소정의 두께로 증착한 다음, 열공정으로 마스크용 옥사이드(4)를 경화하는 단계와, 상기 단계로부터 마스크용 옥사이드(4) 상부에 포토레지스트(5)를 도포 및 패턴화한 후, 상기 패턴화된 포토레지스트(5)를 이용하여 마스크용 옥사이드(4)의 소정부분을 식각하여 패턴화하는 단계와, 상기 단계로부터 패턴화된 포토레지스트(5)를 제거한 후, 옥사이드 식각장비에서 패턴화된 마스크용 옥사이드(4)를 식각마스크로하여 식각공정을 실시하는 단계와, 상기 단계로부터 패턴화된 마스크용 옥사이드(4)와 하부의 폴리실리콘(3) 및 옥사이드(2)가 1:1의 식각비로 식각되어져 마스크용 옥사이드(4)가 완전히 식각되어지면서 폴리실리콘(3) 및 옥사이드(2)의 소정부분에 식각홈(6)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 폴리실리콘/옥사이드 식각방법.
- 제1항에 있어서, 상기 마스크용 옥사이드(4)의 증착 두께는 상기 폴리실리콘(3)과 옥사이드(2)의 적층된 두께에 비례되는 것을 특징으로 하는 반도체 소자의 폴리실리콘/옥사이드 식각방법.
- 제1항에 있어서, 상기 마스크용 옥사이드(4)를 식각마스크로 하여 식각공정을 실시할 시, 마스크용 옥사이드(4)가 식각되면서 O2가스가 발생하여 노출된 폴리실리콘(4) 식각비를 증대시켜 마스크용 옥사이드(4)와 폴리실리콘(3)의 식각 선택비를 같게하는 것을 특징으로 하는 반도체 소자의 폴리실리콘/옥사이드 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021063A KR100255164B1 (ko) | 1993-10-12 | 1993-10-12 | 반도체 소자의 폴리실리콘/옥사이드 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021063A KR100255164B1 (ko) | 1993-10-12 | 1993-10-12 | 반도체 소자의 폴리실리콘/옥사이드 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012629A KR950012629A (ko) | 1995-05-16 |
| KR100255164B1 true KR100255164B1 (ko) | 2000-05-01 |
Family
ID=19365646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930021063A KR100255164B1 (ko) | 1993-10-12 | 1993-10-12 | 반도체 소자의 폴리실리콘/옥사이드 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100255164B1 (ko) |
-
1993
- 1993-10-12 KR KR1019930021063A patent/KR100255164B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012629A (ko) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767019A (en) | Method for forming a fine contact hole in a semiconductor device | |
| KR100255164B1 (ko) | 반도체 소자의 폴리실리콘/옥사이드 식각방법 | |
| JPH09270464A (ja) | 微細空中配線の作製方法 | |
| US7005385B2 (en) | Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| JP3116369B2 (ja) | 多層レジストドライエッチング方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| KR960005555B1 (ko) | 반도체 소자 격리막 제조방법 | |
| JPS62245654A (ja) | 半導体装置およびその製造方法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JPH02189922A (ja) | 半導体装置の製造方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPS6195529A (ja) | パタ−ン形成方法 | |
| JPS61208879A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| JPH02244631A (ja) | 配線パターン形成方法 | |
| JPS61123144A (ja) | 微細加工方法 | |
| JPH01283848A (ja) | 半導体装置の製造方法 | |
| KR19990005821A (ko) | 반도체장치의 폴리실리콘 패턴 형성방법 | |
| JPS63161647A (ja) | 半導体装置の製造方法 | |
| KR20040001498A (ko) | 반도체 소자의 제조방법 | |
| JPH0613473A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |