KR960005555B1 - 반도체 소자 격리막 제조방법 - Google Patents

Abstract

요약없음.

Description

반도체 소자 격리막 제조방법

제1도는 종래 반도체 소자 격리막 제조 공정도.

제2도는 본 발명에 따른 반도체 소자 격리막 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

1 : 포토레지스터 2 : 질화막

3 : 산화막 4 : 반도체 기판

5 : 필드 격리막 6 : 폴리실리콘

본 발명은 반도체 소자 격리막 제조 공정에 관한 것으로서, 특히 폴리실리콘과 질화막의 식각률차를 이용한 폴리실리콘의 아웃 리프팅(out-lifting)법으로 필드 격리막을 형성하도록 한 반도체 소자 격리막 제조방법에 관한 것이다.

일반적으로 반도첸 소자 격리막 제조방법중에서 필드 격리막의 형성 공정은 제1(a)도에서와 같이 반도체 기판(4)위에 산화막(3)과 질화막(2)를 차례로 형성시키고, 전면에 포토레지스트(1)를 도포 및 포토마스크 작업으로 필드 격리막이 형성될 영역을 정의한 다음 제2(b)도와 같이 상기 포토레지스트(1)을 마스크로 필드 격리막을 형성시키기 위한 부분에 CF₄+O₂혹은 CF₄~O₂N₂의 혼합 가스로 화학적 건식 에칭을 주로 이용하여 질화막(2)을 산화막(3)에 대해 선택적으로 에칭한다.

그 다음 제3(c)도에서와 같이 포토레지스트(1)를 제거한후 제4(d)도와 같이 산화공정을 실시하여 필드 격리막(5)을 형성시키게 된다.

상기와 같은 종래 필드 격리막 형성 공정시 CF₄~O₂가스를 이용한 화학적 건식 식각에서는 질화막(2) 식각시 균일한 식각으로 국소적 식각률 차이가 발생(loading effect)되는 문제를 해결할 수 있으나, 식각 속도 저하(~500Å/min이하)로 대량생산 체제에는 부적합하게 된다.

따라서 상기 문제를 보완하기 위해 불소(F) 원소를 포함하는 가스를 여기시키던가 또는 생(生)가스 그대로 피처리 기체에다 불소 원소와 동시에 공급함으로써 높은 식각률(~1000Å/min이상)을 얻게 되어 대량생산 체제에 적하한 조건이나, 높은 식각률로 인해 미세한 처리 지역에서는 질화막(2)이 국부적으로 미식각되는 언더 에치(under etch) 부분(K)이 발생함에 따라 산화 공정시 언더 에치 발생 부분에는 필드 격리막이 형성되지 않게 되는 문제점이 발생하게 되는 것이다.

본 발명은 상기와 같은 문제점을 해결하기 위해 폴리실리콘과 질화막의 선택적 식각률차를 이용하여 필드격리막 형성 영역을 패터닝하고, 폴리실리콘의 아웃-리프팅(out-lifting)으로 필드 격리막을 형성시켜 반도체 기판의 손상을 방지하고, 언더 에치로 인한 필드 격리막의 미 형성 문제를 해소할 수 있도록 하는 반도체 소자 격리막 제조방법을 제공하는데 있다.

본 발명의 반도체 소자 제조방법은 반도체 기판(4)위에 산화막(3)을 소정 두께로 형성한 다음 폴리실리콘(6)을 소정 두께로 증착 및 패터닝하여 필드 격리막 영역을 정의하는 단계와, 전면에 질화막(2)을 소정 두께로 증착하고 폴리실리콘(6)을 에치백하여 상기 폴리실리콘(6)위에 있는 질화막(2)과 동시에 제거(out-lifting)하는 단계와, 상기 단계후 산화공정을 실시하여 필드 격리막(5)을 형성하는 단계를 포함하여서 된 것이다.

이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.

제2도는 본 발명에 따른 반도체 소자 격리막 제조 공정도로서, 먼저 제2(a)도와 같이 반도체 기판(4)위에 산화막(3)을 400~500Å 두께로 형성한 다음 전면에 폴리실리콘(6)을 소정 두께로 증착 및 선택적으로 패터닝하여 필드격리막이 형성될 부분에 폴리실리콘(6)이 남도록 하는 필드 격리막 영역을 정의한다.

이때 초기 포토레지스트(6)의 패턴 형성은 반도체 기판(4)에 형성되어 있는 산화막(3)과 선텍비가 높은 (20 : 1이상) 관계로 인해 반도체 기판(4)의 손실없이 패터닝이 가능하고, 또한 필드 격리막의 미세 패터닝 형성시에도 상기 폴리실리콘(6)이 2차 패턴 아웃 리프트 또는 에치백용이므로 패턴형성이 용이하게 되며, 폴리실리콘의 식각률(~3000Å/min)과 질화막의 식각률(~1000Å/min)과의 차이(3 : 1) 존재로 아웃 리프트 방법의 적용이 가능하게 된다.

그 다음 제2(b)도에서와 같이 질화막(2)을 상기 폴리실리콘(6)의 1/3 정도의 두께로 증착한 후 제2(c)도와 같이 폴리실리콘(6)을 오픈 에치백을 실시하여 폴리실리콘(6)과, 상기 폴리실리콘(6)위에 있는 질화막(2)을 동시에 제거(out-lifting)시키게 되면 필드 격리막 영역 이외의 부분에만 질화막(2)이 남게 됨으로써 미세 패턴 부위에도 폴리실리콘(6)의 패턴에 따라 잔존 질화막(2)을 형성시킬 수 있는 것이다.

이 후 제2(d)도에서와 같이 산화공정을 실시함으로써 필드 격리막(5)을 형성하고, 잔여 질화막(2)을 제거하여 격리막 제조 공정을 완료하게 된다.

이상에서 상술한 바와같이 본 발명은 폴리실리콘과 질화막의 선택적 식각률차를 이용하여 필드 격리막 형성 영역을 패터닝하고, 폴리실리콘의 아웃-리프팅(out-lifting)으로 필드 격리막을 형성함으로서 로딩 이펙트(loading effect)로 인한 종래의 잔존 질화막 형성 문제를 해결할 수 있으며, 필드 격리막 형성을 위한 사전의 질화막 패턴 형성시 화학적 드라이 에치로 인한 반도체 기판의 손실을 예방함으로써 고 신뢰성의 반도체 소자를 제조할 수 있는 것이다.

Claims (2)

1. 반도체 소자 격리막 제조방법에 있어서, 반도체 기판(4)위에 산화막(3)을 소정 두께로 형성한 다음 폴리실리콘(6)을 소정 두께로 증착 및 패터닝하여 필드 격리막 영역을 정의하는 단계와, 전면에 질화막(2)을 소정 두께로 증착하고 폴리실리콘(6)을 에치백하여 상기 폴리실리콘(6)위에 있는 질화막(2)과 동시에 제거(out-lifting)하는 단계와, 상기 단계 후 산화공정을 실시하여 필드 격리막(5)을 형성하는 단계를 포함하여서 된 반도체 소자 격리막 제조방법.
2. 제1항에 있어서, 상기 질화막(2)은, 상기 폴리실리콘(6)의 약 1/3 두께로 증착한 것을 특징으로 하는 반도체 소자 격리막 제조방법.