KR100434887B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100434887B1
KR100434887B1 KR10-2001-0031146A KR20010031146A KR100434887B1 KR 100434887 B1 KR100434887 B1 KR 100434887B1 KR 20010031146 A KR20010031146 A KR 20010031146A KR 100434887 B1 KR100434887 B1 KR 100434887B1
Authority
KR
South Korea
Prior art keywords
connection hole
insulating film
interlayer insulating
photoresist layer
dummy
Prior art date
Application number
KR10-2001-0031146A
Other languages
English (en)
Other versions
KR20010110197A (ko
Inventor
우메모토타케시
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010110197A publication Critical patent/KR20010110197A/ko
Application granted granted Critical
Publication of KR100434887B1 publication Critical patent/KR100434887B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

본 발명은 하층 배선층, 층간 절연막 및 상층 배선층을 순서대로 갖고, 하층 배선층 상에 층간 절연막에 형성된 접속공을 갖는 반도체 장치에서, 층간 절연막 상에 포토레지스트 층을 형성하고, 그리고 그 저부에 층간 절연막을 노출시키는 접속공을 위한 개구부와 그 저부에 층간 절연막을 노출시키지 않는 더미 접속공을 위한 개구부를 포토레지스트 층에 형성함으로써 접속공이 제공되는 반도체 장치의 제조방법을 제공한다.

Description

반도체 장치의 제조 방법{Process for Manufacturing Semiconductor Device}
본 발명은 반도체 장치의 제조 방법, 특히 큰 종횡비(aspect ratio)를 갖고 하층 배선층에 도달하도록 미세한 접속공이 형성되는 층간 절연막을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치가 더 소형화되도록 고안되고 배선이 다층화됨에 따라, 드라이 에칭과 같은 소형화 공정에 있어 보다 높은 정밀도가 요구된다. 예를 들면, 콘택홀과 같은 접속공이 에칭에 의해 형성될 때, 층간 절연막에 형성된 접속공의 직경은 작아지고 종횡비는 증가한다. 그 결과, 마이크로로딩 효과(직경이 작아질수록 에칭 속도가 감소되거나 에칭이 정지되는 효과)가 현저해지고, 콘택홀의 개구불량이 생긴다.
또한, 포토리소그래피 공정 후, 실리콘 웨이퍼 상에서의 레지스트막의 면적에 대한 접속공 면적의 비는 감소된다. 따라서, 에칭 플라즈마 중 CF 가스의 양은 상기 조건 하에서 만족할 정도로 에칭을 실시하기 위해서 비교적 많아진다. 그 다음, CF 가스로부터 유도된 퇴적물이 접속공의 저부에서 많이 발생되고, 이는 접속공의 전기적 저항을 증가시킨다. 예를 들면, 접속공 면적의 비(한 개 칩의 면적에 대한 접속공의 면적비)가 약 7%정도로 높은 마스크를 사용하면 전기 저항을 더 감소시키며, 즉, 접속공의 면적비가 약 3% 정도로 낮은 마스크를 사용하는 경우에 비해 CF 퇴적물이 감소하는 것으로 알려졌다.
여분의 CF 가스를 제거하기 위해서는 O2나 CO와 같은 산소-함유 가스의 소량을 플라즈마에 도입하는 방법이 제안되었다. 그러나, 이 방법에서, 산소-함유 가스중의 O와 레지스트막 중의 C가 반응하여 CO를 형성한 다음 휘발된다. 이는 레지스트막의 감소를 용이하게 하고, 그 결과 접속공이 그 상부에서 넓어진다. 이는 정합 마진(톱 보더리스 마진)이 감소되는 문제가 생긴다. 즉, 접속공이 그 상부에서 넓어지면, 접속공의 상부와 접속된 금속 배선층들(상부 배선층들) 사이에 단락이 생긴다. 접속공과 배선층은 일반적으로 그들의 특정 정도의 부정합을 허용하도록 고안된다. 그러나, 반도체 장치가 더 소형화됨에 따라, 포토리소그래피 단계에 대한 정합 마진은 감소되어 단락을 방지하기 어렵게 만든다. 배선층과 접속공 간의 부정합은 소위 "톱 보더리스"라 불리운다.
또한, 일본 특허출원 공개 제7(1995)-201994호에서 기재한 바와 같이, 층간 절연막에 에칭 정지층을 이용하여 접속공 이외에 더미 접속공을 형성하는 방법이 제안되었다. 이 방법에 따르면, 더미 접속공이 에칭될 때 에칭 분위기에서 산소가 방출되고, 여분의 CF 가스가 제거되며 CF 퇴적물의 양이 조절된다. 이와 같이, 균일성 및 재현성이 높은 접속공이 형성될 수 있다.
상기한 바와 같이 CF 퇴적물의 양을 조절하고 재현성 좋으며 전기적 특성이 우수한 잘 구성된 접속공을 형성하기 위해서, 더미 접속공이 일반적으로 산소를 공급하도록 제공된다. 그러나, 일본 특허출원 공개 제7(1995)-201994호의 방법에서는 산소-함유 가스를 통상적으로 도입하는 데 비해, 에칭 정지층을 퇴적하고, 접속공을 형성하기 위한 영역으로부터 에칭 정지층을 제거하고 층간 절연막을 퇴적하는 추가적인 단계들을 요한다. 또한, 더미 접속공이 에칭 정지층에 도달할 때, SiO2로 이루어진 절연막의 표면은 노출되지 않으므로 CF 퇴적물의 양을 조절하기 위한 산소의 공급이 중단된다. 이는 접속공의 측벽이나 저부에서 CF 퇴적물을 증가시키는 것으로 생각된다. CF 퇴적물이 접속공의 저부에서 과도하게 발생되면, 전기 저항의 증가와 같은 반도체 장치의 결함이 생긴다.
도 1a 내지 1c는 본 발명에 따른 반도체 장치의 제조 공정의 단계를 나타낸 개략 단면도.
*도면 부호의 설명
1: 하층 배선층 2: 층간 절연막
3: 레지스트 패턴 4,5: 개구부
본 발명에서는, 하층 배선층, 층간 절연막 및 상층 배선층을 순서대로 갖고, 하층 배선층 상에 층간 절연막에 형성된 접속공을 갖는 반도체 장치에서, 층간 절연막 상에 포토레지스트 층을 형성하고, 그리고 그 저부에 층간 절연막을 노출시키는 접속공을 위한 개구부와 그 저부에 층간 절연막을 노출시키지 않도록 더미 접속공을 위한 개구부를 포토레지스트 층에 형성함으로써 접속공이 제공되는 반도체 장치의 제조방법을 제공한다.
본 발명에서, 도1a에 나타낸 레지스트 패턴은 에칭 정지층을 퇴적하는 단계, 접속공을 형성하는 영역으로부터 에칭 정지층을 제거하는 단계 및 층간 절연막을 퇴적하는 단계뿐만 아니라 이들 단계에 부수적인 세정 단계 및 검사 단계를 없애기 위해 형성되는 데, 이들은 일본 특허출원 공개 제7(1995)-201994호에 개시되어 있다. 또한, 본 발명은 접속공을 형성하는 포토리소그래피 단계 및 이와 같이 형성된 접속공을 검사하는 단계를 단순히 실시함으로써 상기 종래 기술과 동일한 효과는 나타낸다. 더욱이, 더미 접속공은 에칭 정지층을 이용하지 않고 형성되기 때문에, 에칭에 의한 접속공의 형성이 종료될 때까지 산소가 공급된다.
에칭 초기에, 레지스트 층은 더미 접속공을 위한 개구부의 저부에 존재한다. 그러므로, 층간 절연막에 의해 공급된 산소의 양은 일본 특허출원 공개 제7(1995)-201994호에 기재된 방법에서보다 더 적은 것으로 생각된다. 그러나, 에칭은 접속공의 종횡비가 에칭 초기에 비교적 적기 때문에 에칭이 정지되지 않는 것으로 생각된다. 접속공의 종횡비가 증가될 때, 즉 에칭이 종료될 때 산소가 실제적으로 요구된다. 본 발명에서는, 에칭이 종료될 때, CF 퇴적물을 조절하기 위한 산소가 충분히 공급된다.
O2나 CO와 같은 산소를 공급할 수 있는 가스가 일반적인 사용량으로 에칭 가스로서 사용될 때, 산소에 의한 효과는 과대하므로 하층 배선층이나 레지스트 층과 관련한 층간 절연막의 에칭 속도가 감소된다. 즉, CF 퇴적물의 양을 조절하는 데 요구되는 산소의 양은 매우 적기 때문에 다량의 운반 가스를 공급함으로써 양을 조절하기가 극히 어렵다. 그러나, 본 발명에서는, 요구되는 산소량이 효과적으로 공급된다.
본 발명의 기타 목적들은 하기 상세한 설명으로부터 더 쉽게 이해될 수 있을 것이다. 그러나, 본 발명의 양호한 실시예로서 상세한 기술 및 특정 실시예가 예증 목적으로만 주어지며 본 발명의 정신 및 범위 내에서 여러 가지로 변경 및 변형을 할 수 있음은 당해 업자로부터 분명한 것으로 이해될 수 있을 것이다.
[발명의 실시의 형태]
이하, 본 발명은 도 1a 내지 1c를 참고로 상세히 설명된다.
본 발명에 따른 반도체 장치의 제조 방법은 상기 문제점들을 해결하기 위해 제안된다. 특히, 접속공이 하층 배선층에 도달하는 층간 절연막을 포함한 반도체 장치에서, 레지스트 층은 하기 계산 방법에 의해 얻어진 Y의 두께로 더미 접속공에 대한 개구부(4)의 저부에 레지스트 층이 남아있도록 레지스트 패턴(3)이 형성된다.
레지스트 패턴(3)은 조절된 깊이를 갖는 더미 접속공에 대한 개구부(4)를 갖도록 종래의 방법에 의해 형성된다(도 1a 참조). 도 1a에서, 참고 번호 (1)은 하층 배선층을, (2)는 층간 절연막을, 그리고 (5)는 접속공에 대한 개구부를 나타낸다. 예를들면, 레지스트 패턴은 일본 특허출원 공개 제9(1997)-330877호에 기재된 방법에 의해 형성될 수 있다.
더미 접속공의 개구부에는, 두께(Y)의 레지스트 층이 에칭되어 층간 절연막을 노출시킬 때까지 층간 절연막이 에칭되지 않는다. 그러므로, 더미 접속공에 대한 개구부의 저부에서 층간 절연막의 에칭은 접속공에 대한 개구부(5)의 저부에서의 층간 절연막의 에칭 후에 일어난다(도 1b 참조). 도 1b에서, 참고 번호(4a)는 개구부의 저부에서 층간 절연막을 노출시키는 더미 접속공의 개구부를 확대한 것이다. 그러므로, 하층 배선층(1)에 도달하지 않은 더미 접속공(4b)은 층간 절연막에 에칭 정지층을 제공하지 않고 형성된다(도 1c 참조).
본 발명에서 언급한 하층 배선층은 하층 배선뿐만 아니라 기판 상에 형성된 활성층을 포함한다. 따라서, 접속공은 콘택트 홀과 비아 홀을 포함한다. 하층 배선층은 Al, Cu 등과 같은 금속층 또는 불순물 확산층이다. 상층 배선층은 Al, Cu 등과 같은 금속층이다.
더미 접속공에 대한 개구부의 저부에서 레지스트 패턴의 두께 Y를 계산하는 방법은 하기에 설명된다.
먼저, 접속공과 더미 접속공을 형성하기 위한 영역에서 레지스트 층의 에칭 속도와 층간 절연막의 에칭 속도는 각각 접속공을 형성하기 위한 에칭 조건 하에서 예측된다. 예를 들면, 접속공을 형성하기 위한 층간 절연막의 에칭 속도를 A라 하고, 더미 접속공을 형성하기 위한 층간 절연막의 에칭 속도와 레지스트의 에칭 속도를 각각 B 및 C라 한다. 또한, 접속공을 형성하기 위한 층간 절연막의 에칭 시간을 "t"로 나타내고, 더미 접속공을 형성하기 위한 층간절연막의 에칭시간을 "t'"로 나타낸다. B는 에칭이 가장 신속하게 진행하는 경우에 더미 접속공의 일부에 대해 예측되어야 한다. 따라서, 층간 절연막을 노출시키기 위해 더미 접속공의 저부에서 레지스트 층을 제거하는 데 필요한 시간은 t-t'에 의해 얻어진다. 층간 절연막을 에칭함으로써 개구된 더미 접속공의 깊이를 D라 할 때, 레지스트 층의 두께 Y는 "Y = C x (t-t')"로 나타내진다. t'=D/B를 윗 식에 대입하면 다음 식(1)을 얻는다:
Y = C x (t-D/B)...(1)
B, C 및 t는 알려진 값이고, 두께 D에 해당하는 더미 접속공의 저부에서 레지스트 층의 두께는 식(1)로부터 얻어지며, Y＜Z(Z는 패턴화되지 않은 레지스트층의 일부에 대한 두께임)를 만족한다. 더미 접속공은 하층 배선층에 도달하지 않는 조건으로 형성되므로, 부등식 B x t'＜X(X는 층간 절연막의 두께임)이 세워진다. 이 조건은 Y＞Cx(t-X/B)로 된다. 그러므로, 더미 접속공에 대한 개구부의 저부에서 레지스트층의 두께는 C x (t-X/B)이상이 되어야 한다.
실시예
이하, 본 발명은 실시예에 의해 보다 상세히 설명되지만 본 발명이 그에 의해 제한받지는 않는다.
다음 실시예에서는, O3/TEOS 재료를 이용한 저압 CVD법에 의해 형성된 SiO2의 층간 절연막에 제공된 더미 접속공에 대한 개구부의 저부에서 레지스트층의 두께를 계산하는 것에 대해 기재하고 있다. 층간 절연막이 기타 재료로 이루어질지라도계산은 마찬가지로 계산된다.
O3/TEOS 재료를 이용한 저압 CVD법에 의해 형성된 SiO2의 층간 절연막이 다음 조건 하에서 에칭된다:
C4F8/C2F6/Ar = 5/10/95 sccm (sccm: 0℃, 1기압에서 분당 유속(ml))
소스/바이어스 전력 = 1.9/1.4 kW
가스 압력 = 0.67 Pa
소스 전력은 ICP 에처(etcher)에 의해 플라즈마를 발생시키는 데 이용되고, 에칭 가스의 분해에 영향을 미친다. 바이어스 전력은 웨이퍼에 대한 전력이다. 바이어스 전력이 커질수록 직진성(straight) 이온이 웨이퍼에 더욱 이끌리어 에칭을 더욱 이방성으로 만든다.
이러한 조건 하에서, 접속공에 대한 개구부의 저부에서 층간 절연막의 에칭 속도는 750 nm/분(=A)으로 예측된다. 더미 접속공에 대한 개구부의 저부에서 절연막과 레지스트층의 에칭 속도는 각각 720 nm/분(=B) 및 250 nm/분(=C)이다.
예를 들면, 금속 배선과 SiO2의 절연막은 각각 하층 배선층(1)과 층간 절연막으로서 사용된다. 층간 절연막의 두께(X)는 900 nm로 고정되고 패턴화되지 않은 레지스트층의 두께(Z)는 700 nm이다.
접속공을 완성하는 데 필요한 정확한 에칭 시간(t)은 900/750x60=72초로 추측된다. 예를 들면, 에칭 완료 후 절연막에 있는 더미 접속공의 두께(D)를 500 nm로 하고자 하는 경우, 더미 접속공에 대한 개구부의 저부에서 레지스트층의 두께는식(1)에 이들 값을 대입함으로써 얻어지는 바와 같이 약 300 nm 이다.
500 nm의 두께(D)는 단순히 예에 불과하고 그에 한정되는 것이 아니며, 더미 접속공이 하층 배선층에 도달하지 않는 한 층간 절연막의 두께에 따라 적절히 결정될 수 있다. 본 발명의 방법은 접속공의 종횡비(접속공의 깊이/직경)가 5 이상인 경우에 적당히 적용된다. 본 발명은 접속공의 직경이 260 nm 이하인 경우(보다 바람직하기로는, 직경이 150∼260nm인 경우)에 적당히 적용된다.
에칭 조건, 층간 절연막의 면적 및 더미 접속공의 개구부 면적이 예시되어 있으나, 본 발명이 그에 한정되는 것은 아니다.
본 발명에서, 더미 접속공은 접속공 이외의 영역에서 더 큰 종횡비를 갖는 미세한 접속공의 에칭과 동시에 형성된다. 그러므로, 여분의 CF 가스가 제거되고 저부와 접속공의 측벽에서 CF 퇴적물의 양이 조절된다. 이와 같이, 잘 구성된 접속공은 우수한 전기적 특성을 갖도록 형성될 수 있다.
본 발명에서, 더미 접속공의 개구부는 층간 절연막을 노출시키지 않고 포토리소그래피에 의해 형성된다. 또한, 더미 접속공을 형성하기 위한 층간 절연막의 에칭은 접속공을 형성하는 에칭 후에 실시된다. 그러므로, 하층 배선층에 도달하지 않은 더미 접속공은 층간 절연막에 에칭 정지층을 제공하지 않고 형성된다. 접속공을 형성하기 위한 에칭 공정 개시에 있어, 접속공의 저부에서 층간 절연막의 일정량을 제거한다. 에칭이 진행되고 접속공이 더 깊어짐에 따라, CF 퇴적물은 접속공의 측벽과 저부에 부착되기 시작한다. 이 때에, 더미 접속공에 대한 개구부의 저부에 있는 레지스트 층은 에칭되고, 층간 절연막의 에칭이 개시되고, 산소 라디칼이 발생된다. 그러므로, 상기 퇴적물이 제거되고, 접속공의 에칭이 계속된다.
상술한 바와 같이, 본 발명은 미세한 디자인 룰을 기본으로 콘택트홀 및 비아홀과 같은 접속공을 에칭하는 단계를 포함하는 반도체 장치의 제조방법에 크게 기여하므로 산업상 이용 가치가 매우 높다.

Claims (10)

  1. 하층 배선층, 층간 절연막 및 상층 배선층을 순서대로 갖고, 하층 배선층 상에 층간 절연막에 형성된 접속공을 갖는 반도체 장치를 제조하는 방법에 있어서,
    층간 절연막 상에 포토레지스트 층을 형성하는 단계;
    포토레지스트 층을 통과하여 그 저부에서 층간 절연막을 노출시키도록 연장하는 접속공을 위한 개구부와, 포토레지스트 층의 일부만을 통과하여 그 저부에서 층간 절연막을 노출시키지 않도록 연장하는 더미 접속공을 위한 더미 개구부를 포토레지스트 층에 형성하는 단계; 및
    포토레지스트 층에 형성된 접속공을 위한 개구부를 사용하여 층간절연막에 접속공을 형성하고, 포토레지스트 층에 형성된 더미 접속공을 위한 더미 개구부를 사용하여 층간절연막에 더미 접속공을 형성하는 단계를 포함하고,
    더미 접속공의 개구부의 저부에서 포토레지스트 층 및 층간 절연막의 일부를 제거하기 위한 플라즈마 에칭 시간과 접속공의 개구부의 저부에서 층간 절연막을 제거하기 위한 플라즈마 에칭 시간이 동일해지도록, 더미 접속공의 개구부의 저부의 포토레지스트 층의 두께가 더미 접속공을 형성하기 위한 포토레지스트 층 및 층간 절연막의 에칭 속도로부터 계산되어 결정되는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1항에 있어서, 층간 절연막이 SiO2형 재료층으로 이루어진 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 접속공 및 더미 접속공의 개구부가 포토레지스트 층에 형성된 후, 하층 배선층이 노출될 때까지 접속공의 개구부의 저부에 플라즈마 에칭을 실시함으로써 층간 절연막에 접속공이 제공되는 것을 특징으로 하는 방법.
  4. 삭제
  5. 제 1항에 있어서, 더미 접속공에 대한 개구부의 저부에서 포토레지스트층의 두께가 C x (t-X/B)(여기서 B 및 C는 각각 층간 절연막 및 포토레지스트 층의 에칭 속도이고, t는 에칭 시간이며, X는 층간 절연막의 두께임) 보다 큰 것을 특징으로 하는 방법.
  6. 제 2항에 있어서, 층간 절연막이 O3/TEOS 재료를 이용한 저압 CVD법에 의해 형성된 SiO2막인 것을 특징으로 하는 방법.
  7. 제 1항에 있어서, 접속공이 5 이상의 종횡비를 갖는 것을 특징으로 하는 방법.
  8. 제 1항에 있어서, 접속공이 260 nm 이하의 직경을 갖는 것을 특징으로 하는 방법.
  9. 제 8항에 있어서, 접속공이 150∼260 nm의 직경을 갖는 것을 특징으로 하는 방법.
  10. 하층 배선층, 층간 절연막 및 상층 배선층을 순서대로 갖고, 하층 배선층 상에 층간 절연막에 형성된 접속공을 갖는 반도체 장치를 제조하는 방법에 있어서,
    층간 절연막 상에 포토레지스트 층을 형성하는 단계;
    포토레지스트 층을 통과하여 그 저부에서 층간 절연막을 노출시키도록 연장하는 접속공을 위한 개구부와, 포토레지스트 층의 일부만을 통과하여 그 저부에서 층간 절연막을 노출시키지 않도록 연장하는 더미 접속공을 위한 더미 개구부를 포토레지스트 층에 형성하는 단계; 및
    포토레지스트 층을 사용하여 접속공과 더미 접속공을 층간절연막에 동시에 형성하기 위해, 층간절연막에 형성된 접속공이 하층 배선층에 도달하고 층간절연막에 형성된 더미 접속공이 하층 배선층에 도달하지 않는 시점까지, 포토레지스트 층을 사용하여 층간 절연막을 에칭하는 단계를 포함하는, 반도체 장치의 제조방법.
KR10-2001-0031146A 2000-06-05 2001-06-04 반도체 장치의 제조 방법 KR100434887B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000167644A JP3818828B2 (ja) 2000-06-05 2000-06-05 半導体装置の製造方法
JP2000-167644 2000-06-05

Publications (2)

Publication Number Publication Date
KR20010110197A KR20010110197A (ko) 2001-12-12
KR100434887B1 true KR100434887B1 (ko) 2004-06-07

Family

ID=18670772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0031146A KR100434887B1 (ko) 2000-06-05 2001-06-04 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US6337270B2 (ko)
JP (1) JP3818828B2 (ko)
KR (1) KR100434887B1 (ko)
TW (1) TW492109B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470125B1 (ko) * 2002-09-09 2005-02-05 동부아남반도체 주식회사 복수레벨의 다마신 패턴 형성 방법
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
US20050045993A1 (en) * 2003-08-28 2005-03-03 Sanyo Electric Co., Ltd. Semiconductor device with concave patterns in dielectric film and manufacturing method thereof
JP2006196545A (ja) * 2005-01-11 2006-07-27 Toshiba Corp 半導体装置の製造方法
JP5466102B2 (ja) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
US8786094B2 (en) * 2012-07-02 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
FR3003962B1 (fr) 2013-03-29 2016-07-22 St Microelectronics Rousset Procede d'elaboration d'un masque de photolitographie destine a la formation de contacts, masque et circuit integre correspondants
JP2021028968A (ja) * 2019-08-13 2021-02-25 東京エレクトロン株式会社 基板および基板処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348322B2 (ja) 1994-01-06 2002-11-20 ソニー株式会社 半導体装置の製造方法
US5702982A (en) * 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
US5753417A (en) 1996-06-10 1998-05-19 Sharp Microelectronics Technology, Inc. Multiple exposure masking system for forming multi-level resist profiles
US6225207B1 (en) * 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication

Also Published As

Publication number Publication date
KR20010110197A (ko) 2001-12-12
US20010049188A1 (en) 2001-12-06
JP2001351896A (ja) 2001-12-21
US6337270B2 (en) 2002-01-08
JP3818828B2 (ja) 2006-09-06
TW492109B (en) 2002-06-21

Similar Documents

Publication Publication Date Title
JP2006013190A (ja) 半導体装置の製造方法
EP0536968A2 (en) Process for forming contact holes in the fabrication of semi-conducteur devices
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
KR100434887B1 (ko) 반도체 장치의 제조 방법
US4678540A (en) Plasma etch process
KR100258875B1 (ko) 다층배선용 비아형성방법
US5968278A (en) High aspect ratio contact
JPH11214356A (ja) シリコン基板のドライエッチング方法
KR0144428B1 (ko) 반도체 장치의 제조 방법
JP3348322B2 (ja) 半導体装置の製造方法
US5951879A (en) Method of etching polysilicon layer
KR100282416B1 (ko) 반도체소자의제조방법
KR100480233B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0126249B1 (ko) 드라이에칭법 및 드라이에칭장치
JPH0653334A (ja) 半導体装置の製造方法
JP2001332510A (ja) 半導体装置およびその製造方法
KR100228343B1 (ko) 반도체 장치의 금속배선 형성방법
US7205243B2 (en) Process for producing a mask on a substrate
KR0172856B1 (ko) 미세패턴 형성방법
JPH1022271A (ja) 半導体装置の製造方法
KR930008841B1 (ko) 반도체 제조중 콘택트홀의 형성방법
KR960005555B1 (ko) 반도체 소자 격리막 제조방법
KR100333698B1 (ko) 다층 배선의 형성 방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100679826B1 (ko) 엠아이엠 영역의 잔류 폴리머 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee