JP3348322B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3348322B2 JP3348322B2 JP00034194A JP34194A JP3348322B2 JP 3348322 B2 JP3348322 B2 JP 3348322B2 JP 00034194 A JP00034194 A JP 00034194A JP 34194 A JP34194 A JP 34194A JP 3348322 B2 JP3348322 B2 JP 3348322B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- insulating film
- interlayer insulating
- stopper layer
- etching stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にたとえば下層配線に臨む微細でアス
ペクト比の大きな接続孔を有する層間絶縁膜を含む半導
体装置およびその製造方法に関する。
造方法に関し、特にたとえば下層配線に臨む微細でアス
ペクト比の大きな接続孔を有する層間絶縁膜を含む半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置のデザインルール
がハーフミクロンからクォータミクロンのレベルへと微
細化し、かつ多層配線構造が多用されるに伴い、フォト
リソグラフィやドライエッチング等の微細加工技術に対
する要求は一段と厳しさを増している。ドライエッチン
グの分野においては、例えば層間絶縁膜に開口する接続
孔の開口径が微細化し、しかも高アスペクト比化しつつ
あるため、接続孔の開口形状不良およびこれに起因する
コンタクト抵抗増加という新たな問題を引き起こしてい
る。
がハーフミクロンからクォータミクロンのレベルへと微
細化し、かつ多層配線構造が多用されるに伴い、フォト
リソグラフィやドライエッチング等の微細加工技術に対
する要求は一段と厳しさを増している。ドライエッチン
グの分野においては、例えば層間絶縁膜に開口する接続
孔の開口径が微細化し、しかも高アスペクト比化しつつ
あるため、接続孔の開口形状不良およびこれに起因する
コンタクト抵抗増加という新たな問題を引き起こしてい
る。
【０００３】従来、ＳｉＯ2 系層間絶縁膜のドライエッ
チングにおいては、ＣＦ4 、ＣＨＦ 3 等ＣＦ系ガスが多
用されてきた。これは、ＣＦ系ガスに含まれるＣがＳｉ
Ｏ2層の表面でＣ−Ｏ結合を生成し、Ｓｉ−Ｏ結合を弱
めたり切断することにより、蒸気圧の高い反応生成物Ｓ
ｉＦ4 やＣＯ、ＣＯ2 の形成によりエッチングを進行す
るのと競合して、エッチングガスおよびこれとレジスト
マスクとの副反応生成物であるＣＦ系ポリマの堆積を側
壁保護膜の形成に利用して、異方性エッチングを行う機
構に基づくものである。ＣＦ系ポリマの堆積は、通常は
被エッチング材料層であるＳｉＯ2 系層間絶縁膜のエッ
チング時に放出される酸素原子による酸化反応により、
適度に除去されつつエッチングが進行するのである。
チングにおいては、ＣＦ4 、ＣＨＦ 3 等ＣＦ系ガスが多
用されてきた。これは、ＣＦ系ガスに含まれるＣがＳｉ
Ｏ2層の表面でＣ−Ｏ結合を生成し、Ｓｉ−Ｏ結合を弱
めたり切断することにより、蒸気圧の高い反応生成物Ｓ
ｉＦ4 やＣＯ、ＣＯ2 の形成によりエッチングを進行す
るのと競合して、エッチングガスおよびこれとレジスト
マスクとの副反応生成物であるＣＦ系ポリマの堆積を側
壁保護膜の形成に利用して、異方性エッチングを行う機
構に基づくものである。ＣＦ系ポリマの堆積は、通常は
被エッチング材料層であるＳｉＯ2 系層間絶縁膜のエッ
チング時に放出される酸素原子による酸化反応により、
適度に除去されつつエッチングが進行するのである。
【０００４】ところで、近年接続孔の開口径が微細化す
るにつれ、被エッチング面積が減少し、放出される酸素
原子の量が減少する方向にある。このため、ＣＦ系ポリ
マの堆積と除去の競合反応のバランスが崩れ、ＣＦ系ポ
リマ過剰のエッチングチャンバ内雰囲気で接続孔エッチ
ングを行わざるを得ない。このことが、エッチングの再
現性や均一性を低下したり、極端な場合には高アスペク
ト比の接続孔のエッチングを中途で停止してしまう事態
を起こしかねない。また被エッチング基板やエッチング
チャンバ内部のパーティクル汚染にとっても好ましくな
い方向である。
るにつれ、被エッチング面積が減少し、放出される酸素
原子の量が減少する方向にある。このため、ＣＦ系ポリ
マの堆積と除去の競合反応のバランスが崩れ、ＣＦ系ポ
リマ過剰のエッチングチャンバ内雰囲気で接続孔エッチ
ングを行わざるを得ない。このことが、エッチングの再
現性や均一性を低下したり、極端な場合には高アスペク
ト比の接続孔のエッチングを中途で停止してしまう事態
を起こしかねない。また被エッチング基板やエッチング
チャンバ内部のパーティクル汚染にとっても好ましくな
い方向である。
【０００５】そこで、通常はＣＦ系ガスにＯ2 ガスを少
量添加し、過剰なＣＦ系ポリマを酸化除去して競合反応
のバランスを保ち、側壁保護膜堆積量の適正化を図って
いた。この方法によると、被エッチング基板の種類が変
わるたびに、レジストマスクの開口率、開口面積にあわ
せてＯ2 ガスの添加量を調整することが原理的に必要で
あった。また、酸化性のガスを添加するのであるから、
レジストマスクとのエッチング選択比が低下し、レジス
ト膜減り、レジスト後退による接続孔開口径の制御性の
問題も残されていた。
量添加し、過剰なＣＦ系ポリマを酸化除去して競合反応
のバランスを保ち、側壁保護膜堆積量の適正化を図って
いた。この方法によると、被エッチング基板の種類が変
わるたびに、レジストマスクの開口率、開口面積にあわ
せてＯ2 ガスの添加量を調整することが原理的に必要で
あった。また、酸化性のガスを添加するのであるから、
レジストマスクとのエッチング選択比が低下し、レジス
ト膜減り、レジスト後退による接続孔開口径の制御性の
問題も残されていた。
【０００６】
【発明が解決しようとする課題】そこで本発明の課題
は、微細かつ高アスペクト比の接続孔を層間絶縁膜に開
口するに際し、過剰なＣＦ系ポリマの堆積を防止し、均
一性、再現性の高いドライエッチングを実現しうる半導
体装置およびその製造方法を提供することである。
は、微細かつ高アスペクト比の接続孔を層間絶縁膜に開
口するに際し、過剰なＣＦ系ポリマの堆積を防止し、均
一性、再現性の高いドライエッチングを実現しうる半導
体装置およびその製造方法を提供することである。
【０００７】本発明の別の課題は、レジストマスクとの
選択比が高く、かつレジストマスクの開口率、開口面積
にあわせたエッチングガスの複雑な流量比制御の必要の
ないドライエッチングを実現しうる、微細かつ高アスペ
クト比の接続孔を有する半導体装置およびその製造方法
を提供することである。
選択比が高く、かつレジストマスクの開口率、開口面積
にあわせたエッチングガスの複雑な流量比制御の必要の
ないドライエッチングを実現しうる、微細かつ高アスペ
クト比の接続孔を有する半導体装置およびその製造方法
を提供することである。
【０００８】本発明のさらに別の課題は、ＣＦ系ポリマ
の過剰な堆積を防止し、パーティクル汚染の懸念のない
清浄なドライエッチングを実現できる、微細で高アスペ
クト比の接続孔を有する半導体装置およびその製造方法
を提供することである。
の過剰な堆積を防止し、パーティクル汚染の懸念のない
清浄なドライエッチングを実現できる、微細で高アスペ
クト比の接続孔を有する半導体装置およびその製造方法
を提供することである。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
上述の課題を解決するために提案するものであり、下層
配線層に臨んだ接続孔を有する層間絶縁膜を含む半導体
装置において、接続孔形成領域以外には、層間絶縁膜の
厚さ方向の一部にエッチングストッパ層を設けた構造を
採用したものである。層間絶縁膜としてはＳｉＯ2 系材
料層、すなわちＳｉＯ2 、またはＰＳＧ、ＢＳＧ、ＢＰ
ＳＧ、ＡｓＳＧ等、酸素を含む材料を選択し、かつ接続
孔の開口径が０．５μｍ以下の場合に本発明の効果が顕
著に発揮される。エッチングストッパ層としては、Ｓｉ
Ｏ2 系材料層とのエッチング選択比がとれる材料から選
択すればよく、例えばＳｉ3 Ｎ4 等が好ましい。
上述の課題を解決するために提案するものであり、下層
配線層に臨んだ接続孔を有する層間絶縁膜を含む半導体
装置において、接続孔形成領域以外には、層間絶縁膜の
厚さ方向の一部にエッチングストッパ層を設けた構造を
採用したものである。層間絶縁膜としてはＳｉＯ2 系材
料層、すなわちＳｉＯ2 、またはＰＳＧ、ＢＳＧ、ＢＰ
ＳＧ、ＡｓＳＧ等、酸素を含む材料を選択し、かつ接続
孔の開口径が０．５μｍ以下の場合に本発明の効果が顕
著に発揮される。エッチングストッパ層としては、Ｓｉ
Ｏ2 系材料層とのエッチング選択比がとれる材料から選
択すればよく、例えばＳｉ3 Ｎ4 等が好ましい。
【００１０】また本発明の半導体装置の製造方法は、下
層配線層上に第１の層間絶縁膜とエッチングストッパ層
を形成する工程、接続孔形成領域のエッチングストッパ
層を除去する工程、第２の層間絶縁膜を形成する工程、
第１の層間絶縁膜と第２の層間絶縁膜を貫通して下層配
線層に臨む接続孔を形成すると同時に、エッチングスト
ッパ上の前記第２の層間絶縁膜の１部を除去する工程、
とを含んでなることを特徴とするものである。
層配線層上に第１の層間絶縁膜とエッチングストッパ層
を形成する工程、接続孔形成領域のエッチングストッパ
層を除去する工程、第２の層間絶縁膜を形成する工程、
第１の層間絶縁膜と第２の層間絶縁膜を貫通して下層配
線層に臨む接続孔を形成すると同時に、エッチングスト
ッパ上の前記第２の層間絶縁膜の１部を除去する工程、
とを含んでなることを特徴とするものである。
【００１１】ここで言うところの接続孔形成領域とは、
接続孔の形成位置と、その周辺すなわち接続孔より若干
広い領域を含んだ領域のことを言う。この領域は、レジ
ストパターン形成のアライメント余裕を見込んで、例え
ば実際の接続孔の２倍程度の領域を見込んでおけば充分
である。
接続孔の形成位置と、その周辺すなわち接続孔より若干
広い領域を含んだ領域のことを言う。この領域は、レジ
ストパターン形成のアライメント余裕を見込んで、例え
ば実際の接続孔の２倍程度の領域を見込んでおけば充分
である。
【００１２】なお、本明細書中で言う下層配線層とは、
下層配線パターンはもとより、能動層等の形成された半
導体基板をも含めるものとする。したがって、本明細書
中で言う接続孔は、コンタクトホールとビアホールの両
方を含むものである。
下層配線パターンはもとより、能動層等の形成された半
導体基板をも含めるものとする。したがって、本明細書
中で言う接続孔は、コンタクトホールとビアホールの両
方を含むものである。
【００１３】
【作用】本発明のポイントは、接続孔をエッチングする
際に、エッチングストッパ上の第２の層間絶縁膜を同時
にエッチングする点にあり、これを実現しうる半導体装
置の構造および製造方法を採用する点にある。エッチン
グストッパ上の第２の層間絶縁膜のエッチングは、特に
半導体装置のデバイス特性に関与するものではないの
で、以下においてはこれをダミー領域のエッチングと称
することとする。
際に、エッチングストッパ上の第２の層間絶縁膜を同時
にエッチングする点にあり、これを実現しうる半導体装
置の構造および製造方法を採用する点にある。エッチン
グストッパ上の第２の層間絶縁膜のエッチングは、特に
半導体装置のデバイス特性に関与するものではないの
で、以下においてはこれをダミー領域のエッチングと称
することとする。
【００１４】ダミー領域の総面積は、微細な接続孔の総
面積よりはるかに大きいので、この領域のエッチングに
伴って大量の酸素を発生する。この酸素は、副反応生成
物であるＣＦ系ポリマの堆積を制御し、接続孔エッチン
グ部における過剰な側壁保護膜形成を阻止するので、再
現性に優れた均一なエッチングが可能となる。また過剰
なＣＦ系ポリマの堆積がないので、パーティクルレベル
の悪化の懸念がない。
面積よりはるかに大きいので、この領域のエッチングに
伴って大量の酸素を発生する。この酸素は、副反応生成
物であるＣＦ系ポリマの堆積を制御し、接続孔エッチン
グ部における過剰な側壁保護膜形成を阻止するので、再
現性に優れた均一なエッチングが可能となる。また過剰
なＣＦ系ポリマの堆積がないので、パーティクルレベル
の悪化の懸念がない。
【００１５】ダミー領域のエッチングは、接続孔エッチ
ングとの同時処理であるので、特にエッチングプロセス
が複雑化する懸念はない。しかし、下層の配線層が露出
しないように、層間絶縁膜とのエッチング選択性の高い
エッチングストッパ層を設けるのである。
ングとの同時処理であるので、特にエッチングプロセス
が複雑化する懸念はない。しかし、下層の配線層が露出
しないように、層間絶縁膜とのエッチング選択性の高い
エッチングストッパ層を設けるのである。
【００１６】
【実施例】以下、本発明の具体的実施例につき説明す
る。
る。
【００１７】実施例１ 本実施例は、Ｓｉ基板の層間絶縁膜へのコンタクトホー
ル形成工程に本発明を適用した例であり、これを図１を
参照しながら説明する。
ル形成工程に本発明を適用した例であり、これを図１を
参照しながら説明する。
【００１８】まず、図１（ａ）に示すように、下層配線
層１としてＳｉ等の半導体基板に、Ｏ3 ／ＴＥＯＳを用
いた減圧ＣＶＤ法によりＳｉＯ2 からなる第１の層間絶
縁膜２と、ＳｉＨ4 ／ＮＨ3 を用いたプラズマＣＶＤ法
によりＳｉ3 Ｎ4 からなるエッチングストッパ層３を順
次形成する。第１の層間絶縁膜２とエッチングストッパ
層３は、一例として、各々５００ｎｍと１００ｎｍの厚
さを選ぶ。なお、半導体基板に形成された拡散層等は図
示を省略する。
層１としてＳｉ等の半導体基板に、Ｏ3 ／ＴＥＯＳを用
いた減圧ＣＶＤ法によりＳｉＯ2 からなる第１の層間絶
縁膜２と、ＳｉＨ4 ／ＮＨ3 を用いたプラズマＣＶＤ法
によりＳｉ3 Ｎ4 からなるエッチングストッパ層３を順
次形成する。第１の層間絶縁膜２とエッチングストッパ
層３は、一例として、各々５００ｎｍと１００ｎｍの厚
さを選ぶ。なお、半導体基板に形成された拡散層等は図
示を省略する。
【００１９】次に、コンタクトホール形成予定領域を含
んで、コンタクトホールパターンよりも大きな開口径の
レジストパターン４を形成する。レジストパターン４の
開口径は、一例として７００ｎｍである。
んで、コンタクトホールパターンよりも大きな開口径の
レジストパターン４を形成する。レジストパターン４の
開口径は、一例として７００ｎｍである。
【００２０】レジストパターン４をマスクとして、エッ
チングストッパ層３をパターニングする。このエッチン
グには、例えば本願発明者が先に出願した特開昭６２−
１０２５３０号公報で開示したように、ＣＨ2 Ｆ2 、Ｃ
Ｈ3 Ｆ等Ｃ／Ｆ比の小さなＣＦ系ガスに、ＮＦ3 を添加
した混合ガスにより、ＳｉＯ2 からなる下地と選択比の
とれるエッチング条件を選べばよいが、これに限定され
るものではない。
チングストッパ層３をパターニングする。このエッチン
グには、例えば本願発明者が先に出願した特開昭６２−
１０２５３０号公報で開示したように、ＣＨ2 Ｆ2 、Ｃ
Ｈ3 Ｆ等Ｃ／Ｆ比の小さなＣＦ系ガスに、ＮＦ3 を添加
した混合ガスにより、ＳｉＯ2 からなる下地と選択比の
とれるエッチング条件を選べばよいが、これに限定され
るものではない。
【００２１】この結果、コンタクトホール形成予定領域
を除いて、エッチングストッパ層パターン３ａが第１の
層間絶縁膜２上全面に残される。続けて、レジスト剥離
後、図１（ｂ）に示すように第２の層間絶縁膜５を、一
例として６００ｎｍの厚さに全面に形成する。第２の層
間絶縁膜５も、例えばＯ3 ／ＴＥＯＳを用いた減圧ＣＶ
Ｄ法によりＳｉＯ2 で形成する。
を除いて、エッチングストッパ層パターン３ａが第１の
層間絶縁膜２上全面に残される。続けて、レジスト剥離
後、図１（ｂ）に示すように第２の層間絶縁膜５を、一
例として６００ｎｍの厚さに全面に形成する。第２の層
間絶縁膜５も、例えばＯ3 ／ＴＥＯＳを用いた減圧ＣＶ
Ｄ法によりＳｉＯ2 で形成する。
【００２２】次に、図１（ｃ）に示すように、第２の層
間絶縁膜５上に、実際のコンタクトホールパターンと、
ダミー領域とを開口したレジストパターン６を新たに形
成する。ダミー領域の開口パターンは、先に残されたエ
ッチングストッパ層パターン３ａの領域内に形成する。
コンタクトホールの開口パターン径は一例として０．３
５ｎｍ径とする。ダミー領域の開口パターンは特に制限
のあるものではないが、例えば２〜３μｍとし、先に述
べたように酸素を充分に放出しうる面積を開口するもの
とする。
間絶縁膜５上に、実際のコンタクトホールパターンと、
ダミー領域とを開口したレジストパターン６を新たに形
成する。ダミー領域の開口パターンは、先に残されたエ
ッチングストッパ層パターン３ａの領域内に形成する。
コンタクトホールの開口パターン径は一例として０．３
５ｎｍ径とする。ダミー領域の開口パターンは特に制限
のあるものではないが、例えば２〜３μｍとし、先に述
べたように酸素を充分に放出しうる面積を開口するもの
とする。
【００２３】ここまで加工した被処理基板をＲＦバイア
ス印加型ＥＣＲプラズマエッチング装置にセットし、一
例として下記条件でエッチングした。 Ｃ6 Ｆ6 ３０ ｓｃｃｍ ガス圧力 １．３ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ＧＨｚ） ＲＦバイアスパワー ２５０ Ｗ（８００ｋＨｚ） 基板温度 ０ ℃ このエッチング条件は、本願発明者が先に出願した特願
平５−６０７５５号明細書で提案したものであるが、Ｃ
6 Ｆ6 ガスを用いることによりＳｉ3 Ｎ4 に対して３０
以上、Ｓｉに対して５０以上の選択比がそれぞれ得られ
るものである。したがって、コンタクトホールパターン
部分ではＳｉ基板である下層配線層１上面で、またダミ
ー領域のパターン部分ではＳｉ3 Ｎ4 であるエッチング
ストッパ層パターン３ａ上面でエッチングがストップ
し、接続孔７およびダミー領域５ａが形成される。
ス印加型ＥＣＲプラズマエッチング装置にセットし、一
例として下記条件でエッチングした。 Ｃ6 Ｆ6 ３０ ｓｃｃｍ ガス圧力 １．３ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ＧＨｚ） ＲＦバイアスパワー ２５０ Ｗ（８００ｋＨｚ） 基板温度 ０ ℃ このエッチング条件は、本願発明者が先に出願した特願
平５−６０７５５号明細書で提案したものであるが、Ｃ
6 Ｆ6 ガスを用いることによりＳｉ3 Ｎ4 に対して３０
以上、Ｓｉに対して５０以上の選択比がそれぞれ得られ
るものである。したがって、コンタクトホールパターン
部分ではＳｉ基板である下層配線層１上面で、またダミ
ー領域のパターン部分ではＳｉ3 Ｎ4 であるエッチング
ストッパ層パターン３ａ上面でエッチングがストップ
し、接続孔７およびダミー領域５ａが形成される。
【００２４】本エッチング工程では、従来なら被エッチ
ング面積の狭小化のため、層間絶縁膜からの酸素放出が
足りず、エッチング処理の経過とともに、あるいはエッ
チング処理枚数を重ねると、接続孔の形状が悪化する
か、もしくはエッチングが中途で停止してしまう虞れが
あった。しかし、本実施例ではダミーエッチング領域５
ａを同時にエッチングすることにより、酸素放出量が増
えるため、過剰のＣＦ系ポリマからなる副反応生成物の
堆積は制御され、このような懸念もなく良好な接続孔の
開口が実現できる。
ング面積の狭小化のため、層間絶縁膜からの酸素放出が
足りず、エッチング処理の経過とともに、あるいはエッ
チング処理枚数を重ねると、接続孔の形状が悪化する
か、もしくはエッチングが中途で停止してしまう虞れが
あった。しかし、本実施例ではダミーエッチング領域５
ａを同時にエッチングすることにより、酸素放出量が増
えるため、過剰のＣＦ系ポリマからなる副反応生成物の
堆積は制御され、このような懸念もなく良好な接続孔の
開口が実現できる。
【００２５】実施例２ 本実施例は、下層配線層１としてＡｌ合金配線層上のビ
アホール加工に本発明を適用した例であり、同じく図１
を参照して説明する。
アホール加工に本発明を適用した例であり、同じく図１
を参照して説明する。
【００２６】図１（ａ）に示すように、Ａｌ−１％Ｓｉ
からなる下層配線層１を図示せざる下地絶縁膜上にスパ
ッタリングで例えば６００ｎｍの厚さに形成し、所望の
配線形状に加工する。続けて、例えばＯ3 ／ＴＥＯＳ／
ＰＨ3 を用いた減圧ＣＶＤ法によりＰＳＧからなる第１
の層間絶縁膜２、プラズマＣＶＤ法によるＳｉ3 Ｎ4か
らなるエッチングストッパ層３およびレジストパターン
４を形成する。レジストパターン４の開口径は、ビアホ
ール形成予定領域に、ビアホールパターンよりも大きな
径に、一例として５００ｎｍ径に形成する。第１の層間
絶縁膜２およびエッチングストッパ層３の厚さは一例と
してそれぞれ４００ｎｍおよび８０ｎｍとする。
からなる下層配線層１を図示せざる下地絶縁膜上にスパ
ッタリングで例えば６００ｎｍの厚さに形成し、所望の
配線形状に加工する。続けて、例えばＯ3 ／ＴＥＯＳ／
ＰＨ3 を用いた減圧ＣＶＤ法によりＰＳＧからなる第１
の層間絶縁膜２、プラズマＣＶＤ法によるＳｉ3 Ｎ4か
らなるエッチングストッパ層３およびレジストパターン
４を形成する。レジストパターン４の開口径は、ビアホ
ール形成予定領域に、ビアホールパターンよりも大きな
径に、一例として５００ｎｍ径に形成する。第１の層間
絶縁膜２およびエッチングストッパ層３の厚さは一例と
してそれぞれ４００ｎｍおよび８０ｎｍとする。
【００２７】レジストパターン４をマスクとして、エッ
チングストッパ層３をパターニングする。この結果、コ
ンタクトホール形成予定領域を除いて、エッチングスト
ッパ層パターン３ａが第１の層間絶縁膜２上全面に残さ
れる。続けて、レジスト剥離後、図１（ｂ）に示すよう
に第２の層間絶縁膜５を、一例として５００ｎｍの厚さ
に全面に形成する。第２の層間絶縁膜５も、例えばＯ3
／ＴＥＯＳ／ＰＨ3 を用いた減圧ＣＶＤ法によりＰＳＧ
で形成する。
チングストッパ層３をパターニングする。この結果、コ
ンタクトホール形成予定領域を除いて、エッチングスト
ッパ層パターン３ａが第１の層間絶縁膜２上全面に残さ
れる。続けて、レジスト剥離後、図１（ｂ）に示すよう
に第２の層間絶縁膜５を、一例として５００ｎｍの厚さ
に全面に形成する。第２の層間絶縁膜５も、例えばＯ3
／ＴＥＯＳ／ＰＨ3 を用いた減圧ＣＶＤ法によりＰＳＧ
で形成する。
【００２８】次に、図１（ｃ）に示すように、第２の層
間絶縁膜５上に、実際のコンタクトホールパターンと、
ダミー領域を開口したレジストパターン６を新たに形成
する。ダミー領域のパターンは、先に残されたエッチン
グストッパ層パターン３ａの領域上に形成する。コンタ
クトホールの開口パターンは例えば０．２５μｍ、ダミ
ー領域の開口パターンはここでも特に制限はないが、一
例として２〜３μｍとする。
間絶縁膜５上に、実際のコンタクトホールパターンと、
ダミー領域を開口したレジストパターン６を新たに形成
する。ダミー領域のパターンは、先に残されたエッチン
グストッパ層パターン３ａの領域上に形成する。コンタ
クトホールの開口パターンは例えば０．２５μｍ、ダミ
ー領域の開口パターンはここでも特に制限はないが、一
例として２〜３μｍとする。
【００２９】ここまで加工した被処理基板をＲＦバイア
ス印加型ＥＣＲプラズマエッチング装置にセットし、一
例として下記条件でエッチングした。 Ｃ6 Ｆ6 ３０ ｓｃｃｍ ガス圧力 １．３ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ＧＨｚ） ＲＦバイアスパワー ２００ Ｗ（８００ｋＨｚ） 基板温度 ０ ℃ このエッチング条件により、実施例１と同様の機構によ
りエッチングが進行し、図１（ｄ）に示すように良好な
形状のビアホール７とダミーエッチング領域５ａが形成
された。
ス印加型ＥＣＲプラズマエッチング装置にセットし、一
例として下記条件でエッチングした。 Ｃ6 Ｆ6 ３０ ｓｃｃｍ ガス圧力 １．３ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ＧＨｚ） ＲＦバイアスパワー ２００ Ｗ（８００ｋＨｚ） 基板温度 ０ ℃ このエッチング条件により、実施例１と同様の機構によ
りエッチングが進行し、図１（ｄ）に示すように良好な
形状のビアホール７とダミーエッチング領域５ａが形成
された。
【００３０】以上、本発明を２例の実施例をもって説明
したが、本発明はこれら実施例に何ら限定されるもので
はない。
したが、本発明はこれら実施例に何ら限定されるもので
はない。
【００３１】例えば、エッチングストッパ層の材料とし
てＳｉ3 Ｎ4 を選んだが、これに限らずＳｉＯ2 系層間
絶縁膜との選択比がとれる任意の材料を選んでよい。こ
のエッチングストッパ層は、ＳｉＯ2 系層間絶縁膜の厚
さ方向の任意の位置に設けてよい。しかし、本発明の趣
旨からして、接続孔７のエッチング経過中の大部分にお
いて、ダミー領域からの酸素の供給を受けた方が効果が
大きい。したがって、層間絶縁膜の下半分に設ければ好
ましい。すなわち、第２の層間絶縁膜の厚さを、第１の
層間絶縁膜の厚さより大きく選ぶことがより望ましい
が、必ずしもこのような位置を選択しなくても、本発明
の効果は得られるものである。
てＳｉ3 Ｎ4 を選んだが、これに限らずＳｉＯ2 系層間
絶縁膜との選択比がとれる任意の材料を選んでよい。こ
のエッチングストッパ層は、ＳｉＯ2 系層間絶縁膜の厚
さ方向の任意の位置に設けてよい。しかし、本発明の趣
旨からして、接続孔７のエッチング経過中の大部分にお
いて、ダミー領域からの酸素の供給を受けた方が効果が
大きい。したがって、層間絶縁膜の下半分に設ければ好
ましい。すなわち、第２の層間絶縁膜の厚さを、第１の
層間絶縁膜の厚さより大きく選ぶことがより望ましい
が、必ずしもこのような位置を選択しなくても、本発明
の効果は得られるものである。
【００３２】またエッチングストッパ層の厚さは本実施
例では１００ｎｍまたは８０ｎｍとしたが、これより薄
くてもよい。接続孔７のエッチングが完了するまでエッ
チングマスクとして残存すればよいのであって、エッチ
ング条件等により適宜厚さを選択することが可能であ
る。
例では１００ｎｍまたは８０ｎｍとしたが、これより薄
くてもよい。接続孔７のエッチングが完了するまでエッ
チングマスクとして残存すればよいのであって、エッチ
ング条件等により適宜厚さを選択することが可能であ
る。
【００３３】
【発明の効果】以上の説明から明らかなように、本発明
では微細でアスペクト比の大きな接続孔のエッチングに
おいて、本来の接続孔の他にダミー領域のエッチングを
も同時に行うことにより、過剰なＣＦ系反応生成物の堆
積を制御し、側壁保護膜の形成を最適化でき、形状の優
れた接続孔エッチングが再現性よく、かつ均一性よく形
成可能となる。
では微細でアスペクト比の大きな接続孔のエッチングに
おいて、本来の接続孔の他にダミー領域のエッチングを
も同時に行うことにより、過剰なＣＦ系反応生成物の堆
積を制御し、側壁保護膜の形成を最適化でき、形状の優
れた接続孔エッチングが再現性よく、かつ均一性よく形
成可能となる。
【００３４】ダミー領域には、層間絶縁膜の厚さ方向の
一部にエッチングストッパ層を予め形成しておく構造を
採用することにより、ここでエッチングを停止でき、下
層配線が露出するような事態は確実に防止できる。
一部にエッチングストッパ層を予め形成しておく構造を
採用することにより、ここでエッチングを停止でき、下
層配線が露出するような事態は確実に防止できる。
【００３５】また、エッチングガスに酸素ガスを添加す
る必要は特にないので、被エッチング基板に合わせた複
雑な流量比制御から解放された、安定したドライエッチ
ングプロセスを実現できる。
る必要は特にないので、被エッチング基板に合わせた複
雑な流量比制御から解放された、安定したドライエッチ
ングプロセスを実現できる。
【００３６】さらに、過剰な反応生成物の発生がないの
で、被エッチング基板のパーティクル汚染はもとよりエ
ッチングチャンバの汚染も防止でき、クリーンなプロセ
スの実現にも寄与できる。
で、被エッチング基板のパーティクル汚染はもとよりエ
ッチングチャンバの汚染も防止でき、クリーンなプロセ
スの実現にも寄与できる。
【００３７】上記効果により、ディープ・サブミクロン
クラスの微細なデザインルールに基づく、コンタクトホ
ールやビアホール等接続孔のエッチング工程を有する半
導体装置およびその製造方法に寄与するところ大であ
り、産業上の利用価値は高い。
クラスの微細なデザインルールに基づく、コンタクトホ
ールやビアホール等接続孔のエッチング工程を有する半
導体装置およびその製造方法に寄与するところ大であ
り、産業上の利用価値は高い。
【図１】本発明を適用した実施例１、２をその工程順に
説明する概略断面図であり、（ａ）は下層配線上に第１
の層間絶縁膜とエッチングストッパ層を形成し、接続孔
形成領域を含む開口を持つレジストパターンを形成した
状態、（ｂ）は接続孔形成領域を含んでエッチングスト
ッパ層を除去した上に、第２の層間絶縁膜を形成した状
態、（ｃ）は接続孔およびダミー領域を開口したレジス
トパターンを形成した状態、（ｄ）は接続孔が開口され
ると同時にダミー領域がエッチングされた状態である。
説明する概略断面図であり、（ａ）は下層配線上に第１
の層間絶縁膜とエッチングストッパ層を形成し、接続孔
形成領域を含む開口を持つレジストパターンを形成した
状態、（ｂ）は接続孔形成領域を含んでエッチングスト
ッパ層を除去した上に、第２の層間絶縁膜を形成した状
態、（ｃ）は接続孔およびダミー領域を開口したレジス
トパターンを形成した状態、（ｄ）は接続孔が開口され
ると同時にダミー領域がエッチングされた状態である。
１ 下層配線層 ２ 第１の層間絶縁膜 ３ エッチングストッパ層 ４、６ レジストパターン ５ 第２の層間絶縁膜 ５ａ ダミーエッチング領域 ７ 接続孔
Claims (3)
- 【請求項１】 下層配線層上に、酸素を含む材料からな
る第１の層間絶縁膜とエッチングストッパ層とをこの順
で形成する工程と、 接続孔の形成領域における前記エッチングストッパ層を
除去してエッチングストッパ層パターンを形成する工程
と、 前記エッチングストッパ層パターンが形成された前記第
１の層間絶縁膜上に酸素を含む材料からなる第２の層間
絶縁膜を形成する工程と、 前記接続孔の形成領域上に接続孔形成用の開口部を有す
ると共に、前記エッチングストッパ層パターン上にダミ
ーの開口部を有するレジストパターンを形成する工程
と、 前記レジストパターンをマスクにし、かつエッチングガ
スにＣＦ系ガスを用いて、前記エッチングストッパ層パ
ターンに対して選択的に前記第１の層間絶縁膜および前
記第２の層間絶縁膜をエッチングし、前記接続孔の形成
領域に前記下層配線層に臨む接続孔を形成する工程とを
具備していることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の層間絶縁膜および前記第２の
層間絶縁膜は、ＳｉＯ2系材料からなることを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記エッチングストッパ層は、Ｓｉ3Ｎ4
からなることを特徴とする請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00034194A JP3348322B2 (ja) | 1994-01-06 | 1994-01-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00034194A JP3348322B2 (ja) | 1994-01-06 | 1994-01-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201994A JPH07201994A (ja) | 1995-08-04 |
| JP3348322B2 true JP3348322B2 (ja) | 2002-11-20 |
Family
ID=11471180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00034194A Expired - Fee Related JP3348322B2 (ja) | 1994-01-06 | 1994-01-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348322B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268952B1 (ko) * | 1997-07-25 | 2000-10-16 | 김영환 | 반도체소자의 금속 배선 형성방법 |
| KR20000044955A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 콘택홀 형성 방법 |
| JP3818828B2 (ja) | 2000-06-05 | 2006-09-06 | シャープ株式会社 | 半導体装置の製造方法 |
| FR3003962B1 (fr) | 2013-03-29 | 2016-07-22 | St Microelectronics Rousset | Procede d'elaboration d'un masque de photolitographie destine a la formation de contacts, masque et circuit integre correspondants |
| CN109904108A (zh) * | 2019-01-28 | 2019-06-18 | 长江存储科技有限责任公司 | 一种多孔结构的形成方法以及多孔结构 |
-
1994
- 1994-01-06 JP JP00034194A patent/JP3348322B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07201994A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04137751A (ja) | バイア・ホールの形成方法 | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| JP2008177596A (ja) | 半導体集積回路装置の製造方法 | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| JPH05136105A (ja) | 構造面を選択的にエツチングする方法 | |
| JP2003510834A (ja) | プラズマ処理室におけるエッチングを改良するための技術 | |
| US6955990B2 (en) | Methods for forming a gate in a semiconductor device | |
| JP3348322B2 (ja) | 半導体装置の製造方法 | |
| JP2956524B2 (ja) | エッチング方法 | |
| US6337270B2 (en) | Process for manufacturing semiconductor device | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| US6780778B2 (en) | Method for fabricating semiconductor device | |
| US7030009B2 (en) | Method for forming metal interconnect in a carbon containing silicon oxide film | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| GB2320613A (en) | Interconnect fabrication | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| KR100480233B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| KR100585082B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP2002141328A (ja) | 半導体装置およびその製造方法 | |
| US20020132478A1 (en) | Method for selectively etching silicon and/or metal silicides | |
| JPH09266198A (ja) | ドライエッチング方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JP2000082707A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |