JP3818828B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3818828B2 JP3818828B2 JP2000167644A JP2000167644A JP3818828B2 JP 3818828 B2 JP3818828 B2 JP 3818828B2 JP 2000167644 A JP2000167644 A JP 2000167644A JP 2000167644 A JP2000167644 A JP 2000167644A JP 3818828 B2 JP3818828 B2 JP 3818828B2
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- insulating film
- interlayer insulating
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims description 49
- 239000011229 interlayer Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 29
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 description 43
- 239000007789 gas Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に下層配線層に到達する微細でアスペクト比の大きな接続孔を有する層間絶縁膜を含む半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置のデザインルールが微細化、かつ配線が多層化されるに従い、ドライエッチングなどの微細加工に対する要求は厳しくなってきている。例えば、コンタクトホールのような接続孔のエッチングでは、層間絶縁膜に開口する接続孔の開口径が小さくアスペクト比が大きくなる。この結果、マイクロローディング効果（開口径が小さくなるほど、エッチングレートが低下またはエッチングが停止する効果）が顕著となり、コンタクトホールの開口不良が生じる。
【０００３】
また、フォトリソグラフィ工程の後、シリコンウェハ面内のレジスト面積に対する接続孔の開口面積の割合が低くなっている。そのため、この条件下でも十分にエッチングを行うには、エッチングプラズマ中のＣＦ系ガスの成分が比較的多くなる。これにより接続孔底部に生じるＣＦ系堆積物が増加し、接続孔の抵抗が上昇する現象が生じている。例えば、孔の面積比（１チップの面積に対する孔の面積の占める割合）が約７％と高いマスクを使用した方が、面積比が約３％と低いマスクを使用した方よりも電気抵抗が低くなること、つまりＣＦ系堆積物が減少することが知られている。
【０００４】
余分なＣＦ系ガスを除去するため、少量のＯ2やＣＯなどの酸素系ガスをプラズマ中に導入する方法がある。ところが、この方法では酸素系ガスのＯとレジスト中のＣとが反応してＣＯとなり揮発するので、レジストの膜減りを早め、その結果、接続孔形成用の開口部が大きく広がりトップボーダーレスのマージンを狭めてしまう不具合を生じる。なお、トップボーダーレスとは、次の内容を意味する。即ち、接続孔の上部はメタル配線層と接続される。そのため孔上部の径が大きすぎると、メタル配線間にショートが生じる。デザインルールが微細化されるにつれ、フォトリソグラフィー法におけるアライメント余裕がなくなり、ショートを抑制することが困難となる。そこで孔と配線層がある程度ずれても大丈夫なように孔や配線層の配置が設計されている。トップボーダーレスとは、この「ずれ」を意味している。孔上部の開口径が大きいと「ずれ」のマージンが小さくなる。
【０００５】
更に、特開平７−２０１９９４号公報に開示されているように、接続孔以外に層間絶縁膜中にエッチングストッパ層をもつダミー接続孔を設ける方法がある。これはダミー接続孔のエッチングに伴い、エッチング雰囲気中に酸素が放出され、過剰なＣＦ系ガスが除去され、ＣＦ系堆積物の量を制御し、均一性、再現性の高い接続孔を形成するというものである。
【０００６】
【発明が解決しようとする課題】
上記のように、ＣＦ系堆積物の量を制御し、再現性よく形状および電気特性に優れた接続孔を形成するためには、Ｏを供給するためのダミー接続孔を設ける方法が一般的である。しかし、特開平７−２０１９９４号公報の方法では、通常の酸素系ガスを導入するのに比べて、エッチングストッパ層を堆積させる工程、接続孔形成部のストッパ層を除去する工程、更に層間絶縁膜を堆積させる工程が追加される。また、ダミー接続孔はエッチングストッパ層に到達した時点でＳｉＯ2からなる絶縁膜表面が露出しないため、ＣＦ系堆積物の量を制御する酸素の供給が停止される。これにより、ＣＦ系堆積物が多くなり、接続孔底または側壁に堆積してくるものと考えられる。接続孔底に過剰のＣＦ系堆積物が存在すると電気抵抗増加など半導体装置に不具合を生じる。
【０００７】
【課題を解決するための手段】
かくして本発明によれば、下層配線層および層間絶縁膜をこの順で有し、下層配線層上の層間絶縁膜に接続孔を有する半導体装置において、接続孔を形成するに際して、層間絶縁膜上にフォトレジスト層を形成する工程、フォトリソグラフィー法により、フォトレジスト層に、底部に層間絶縁膜が露出する接続孔形成用の開口部と底部に層間絶縁膜が露出しないダミー接続孔形成用の開口部を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【０００８】
本発明では、図１（ａ）に示すレジストパターンを形成することで、例えば特開平７−２０１９９４号公報に開示されている方法において、追加されたエッチングストッパ層を堆積させる工程、接続孔形成部のストッパ層を除去する工程、更に層間絶縁膜を堆積させる工程、これら工程に付随する洗浄工程および検査工程を削減することが可能となる。本発明では、接続孔形成のためのフォト工程およびその検査工程のみで、前記従来例と同様の効果を奏することができる。また、ダミー接続孔にはエッチングストッパ層がないため、接続孔のエッチングが終了するまでＯを供給することができる。
【０００９】
エッチング当初、ダミー接続孔形成用の開口部の底部にはレジスト層が存在しており、層間絶縁膜により供給されるＯの量が、特開平７−２０１９９４号公報による方法に比べ少ないと考えられる。しかし、エッチング当初は接続孔のアスペクト比は比較的小さくＣＦ系堆積物によりエッチングがストップすることはないと思われる。Ｏが実際必要となるのは接続孔のアスペクト比が大きくなるエッチング終了時であり、本発明ではエッチング終了時において、ＣＦ系堆積物を制御するＯを十分供給できると考えられる。
【００１０】
ところで、エッチング用のガスとして、Ｏ2やＣＯのような酸素を供給しうるガスを使用すると、通常の使用量ではＯによる効果が強すぎ、下層配線層やレジスト層と層間絶縁膜との選択比が小さくなるという不具合を生じる。つまり、ＣＦ系堆積物の量を制御するＯの量は非常に微量であり、キャリアガスを大量に流してその量を調整することは非常に困難である。しかしながら、本発明の方法では極めて効率的に必要量のＯを供給することができる。
【００１１】
【発明の実施の形態】
本発明を図１（ａ）〜（ｃ）を用いて説明する。
本発明の半導体装置の製造方法は上述の課題を解決するために提案するものであり、下層配線層に到達する接続孔を有する層間絶縁膜を含む半導体装置において、ダミー接続孔形成用開口部４の底部に以下に示す計算方法により求める膜厚Ｙのレジスト層が残存するようにレジストパターン３を形成する。
【００１２】
レジストパターン形成方法としては、公知の方法を用い、ダミー接続孔形成用開口部４の深さを制御したレジストパターン３を形成する（図１（ａ）参照）。図１（ａ）中、１は下層配線層、２は層間絶縁膜、５は接続孔形成用開口部を意味する。レジストパターン形成方法としては、例えば特開平９−３３０８７７号公報に記載されている方法を使用することができる。
【００１３】
ダミー接続孔形成用開口部では、エッチングの際、膜厚Ｙが減少し、層間絶縁膜が露出するまで絶縁膜はエッチングされず、接続孔形成用開口部５との間で、絶縁膜エッチングに遅延が生じる（図１（ｂ）参照）。図１（ｂ）中、４ａは底部に層間絶縁膜が露出したダミー接続孔形成用開口部を意味する。これにより、層間絶縁膜中にストッパ層を設けることなく下層配線層１に到達しないダミー接続孔４ｂを形成することが可能になる（図１（ｃ）参照）。
なお、本発明において下層配線層とは、下層配線パターンのみならず、半導体基板に形成された能動層などを含む。よって、接続孔には、コンタクトホールとビアホールの両方を含む。
ダミー接続孔形成用開口部の底部のレジストパターンの膜厚Ｙの算出方法を以下に示す。
【００１４】
まず、接続孔形成のためのエッチング条件で、接続孔とダミー接続孔の形成部の層間絶縁膜とレジスト層のエッチングレートを見積もっておく。例えば、接続孔における層間絶縁膜のエッチングレートをＡ、ダミー接続孔における層間絶縁膜とレジスト層のエッチングレートをそれぞれＢとＣ、エッチング時間をｔ、ダミー接続孔の形成部の層間絶縁膜のエッチング時間をｔ′とする。Ｂはダミー接続孔の形成部において、最もレートの速いところで見積もる必要がある。これより、ダミー接続孔形成用開口部の底部のレジスト層がなくなり、層間絶縁膜が露出するまでの時間はｔ−ｔ′である。エッチングにより層間絶縁膜に形成されるダミー接続孔の深さをＤとすると、レジスト層の膜厚ＹはＹ＝Ｃ×（ｔ−ｔ′）であるから、ｔ′＝Ｄ／Ｂを代入すると
Ｙ＝Ｃ×（ｔ−Ｄ／Ｂ） 式（１）
となる。Ｂ、Ｃおよびｔは既知の値であるから、Ｙ＜Ｚ（Ｚはパターンのない部分のレジスト層の膜厚）の範囲で、Ｄにあったダミー接続孔形成用開口部の底部のレジスト層の膜厚を上記式（１）により求めることができる。また、ダミー接続孔は、下層配線層に到らないことが条件であり、Ｂ×ｔ′＜Ｘ（Ｘは層間絶縁膜の厚さ）となる。この条件から、Ｙ＞Ｃ×（ｔ−Ｘ／Ｂ）となり、ダミー接続孔形成用開口部の底部のレジスト層の膜厚はＣ×（ｔ−Ｘ／Ｂ）をこえる厚さが必要である。
【００１５】
【実施例】
以下、実施例により本発明を更に具体的に説明するが、本発明はこれらに限定されるものではない。
以下の実施例は、層間絶縁膜にＯ3／ＴＥＯＳを用いた減圧ＣＶＤ法によりＳｉＯ2からなる絶縁膜を適用した場合のダミー接続孔形成用開口部の底部におけるレジスト層の膜厚の計算例を示している。なお、他の種類の絶縁膜を使用した場合も同様である。
【００１６】
Ｏ3／ＴＥＯＳを用いた減圧ＣＶＤ法によりＳｉＯ2からなる絶縁膜を以下に示す条件とし、この条件でエッチングレートを見積もった。
Ｃ4Ｆ8／Ｃ2Ｆ6／Ａｒ＝５／１０／９５ｓｃｃｍ
（ｓｃｃｍ：０℃、１ａｔｍ条件下での流量ｍｌ／ｍｉｎ）
ソース／バイアスパワー＝１．９／１．４ｋＷ
（ソースパワーはＩＣＰエッチャーでプラズマを発生させるためのパワーであり、エッチングガスの解離に影響する。一方、バイアスパワーはウェハにかかるパワーであり、これが高いほどウェハに引き込まれるイオンの直進性が上がり、エッチングがより異方性になる。）
ガス圧力＝０．６７Ｐａ
【００１７】
接続孔形成用開口部の底部の絶縁膜のエッチングレートは７５０ｎｍ／ｍｉｎ（＝Ａ）である。また、ダミー接続孔形成用開口部の底部の絶縁膜とレジスト層のエッチングレートは、それぞれ７２０ｎｍ／ｍｉｎ（＝Ｂ）と２５０ｎｍ／ｍｉｎ（＝Ｃ）である。
例えば下層配線層１としてメタル配線、層間絶縁膜として上記ＳｉＯ2からなる絶縁膜を用いる。層間絶縁膜厚（Ｘ）を９００ｎｍ、パターンのない部分のレジスト層の膜厚（Ｙ）を７００ｎｍとする。
【００１８】
エッチング時間をジャストエッチングに設定したとすると、エッチング時間ｔは９００／７５０×６０＝７２秒と見積もられる。エッチング終了後、ダミー領域の絶縁膜エッチングの深さ（Ｄ）を、例えば５００ｎｍで止めたい場合、ダミー接続孔形成用開口部の底部のレジスト層の膜厚は上記式（１）に代入すると、約１２５ｎｍとなる。
【００１９】
なお、５００ｎｍの深さＤは一例であり、ダミー接続孔が下層配線層に到達しなければ、この深さに限定されるものではなく、層間絶縁膜の厚さに応じて適宜設定することができる。ただし、本発明の方法は、接続孔のアスペクト比（深さ／開口径）が５以上の場合に好適に使用することができる。更に、開口径が２６０ｎｍ以下の場合（より好ましくは、１５０〜２６０ｎｍの場合）に好適に使用することができる。
上記に示したエッチング条件や、層間絶縁膜およびダミー接続孔形成用開口部のパターン面積などは一例であり、本発明はこれに限定されるものではない。
【００２０】
【発明の効果】
本発明では微細でアスペクト比の大きな接続孔のエッチングにおいて、接続孔以外の領域にダミー接続孔を同時にエッチングで形成することにより、過剰のＣＦ系ガスを除去し、接続孔底および接続孔側壁のＣＦ系堆積物の量を制御でき、加工形状、電気特性に優れた接続孔を形成できる。
【００２１】
本発明では、ダミー接続孔形成用開口部を、フォト工程で、層間絶縁膜を露出させずに形成し、接続孔とダミー接続孔の形成に際して、層間絶縁膜のエッチング時間に遅延を設けることで、これにより層間絶縁膜中にエッチングストッパ層を形成せずとも、下層配線層に到達しないダミー接続孔を形成することが可能である。接続孔の形成工程において、エッチングの初期はある程度接続孔底部の絶縁膜が除去されるが、エッチングが進み孔が深くなると、その孔の側壁と底部にＣＦ系堆積物が付着しだす。ちょうどこのタイミングでダミー接続孔形成用開口部の底部のレジスト層がなくなって、層間絶縁膜のエッチングが始まり、ここからＯラジカルが発生するので、上記の堆積物が除去され、接続孔のエッチングが進行する。
上記効果により、微細なデザインルールに基づく、コンタクトホールやビアホールなどの接続孔のエッチング工程を有する半導体装置の製造方法に寄与するところが大きく、産業上の利用価値は高い。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の概略工程断面図である。
【符号の説明】
１ 下層配線層
２ 層間絶縁膜
３ レジストパターン
４、４ａ ダミー接続孔形成用開口部
４ｂ ダミー接続孔
５ 接続孔形成用開口部
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に下層配線層に到達する微細でアスペクト比の大きな接続孔を有する層間絶縁膜を含む半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置のデザインルールが微細化、かつ配線が多層化されるに従い、ドライエッチングなどの微細加工に対する要求は厳しくなってきている。例えば、コンタクトホールのような接続孔のエッチングでは、層間絶縁膜に開口する接続孔の開口径が小さくアスペクト比が大きくなる。この結果、マイクロローディング効果（開口径が小さくなるほど、エッチングレートが低下またはエッチングが停止する効果）が顕著となり、コンタクトホールの開口不良が生じる。
【０００３】
また、フォトリソグラフィ工程の後、シリコンウェハ面内のレジスト面積に対する接続孔の開口面積の割合が低くなっている。そのため、この条件下でも十分にエッチングを行うには、エッチングプラズマ中のＣＦ系ガスの成分が比較的多くなる。これにより接続孔底部に生じるＣＦ系堆積物が増加し、接続孔の抵抗が上昇する現象が生じている。例えば、孔の面積比（１チップの面積に対する孔の面積の占める割合）が約７％と高いマスクを使用した方が、面積比が約３％と低いマスクを使用した方よりも電気抵抗が低くなること、つまりＣＦ系堆積物が減少することが知られている。
【０００４】
余分なＣＦ系ガスを除去するため、少量のＯ2やＣＯなどの酸素系ガスをプラズマ中に導入する方法がある。ところが、この方法では酸素系ガスのＯとレジスト中のＣとが反応してＣＯとなり揮発するので、レジストの膜減りを早め、その結果、接続孔形成用の開口部が大きく広がりトップボーダーレスのマージンを狭めてしまう不具合を生じる。なお、トップボーダーレスとは、次の内容を意味する。即ち、接続孔の上部はメタル配線層と接続される。そのため孔上部の径が大きすぎると、メタル配線間にショートが生じる。デザインルールが微細化されるにつれ、フォトリソグラフィー法におけるアライメント余裕がなくなり、ショートを抑制することが困難となる。そこで孔と配線層がある程度ずれても大丈夫なように孔や配線層の配置が設計されている。トップボーダーレスとは、この「ずれ」を意味している。孔上部の開口径が大きいと「ずれ」のマージンが小さくなる。
【０００５】
更に、特開平７−２０１９９４号公報に開示されているように、接続孔以外に層間絶縁膜中にエッチングストッパ層をもつダミー接続孔を設ける方法がある。これはダミー接続孔のエッチングに伴い、エッチング雰囲気中に酸素が放出され、過剰なＣＦ系ガスが除去され、ＣＦ系堆積物の量を制御し、均一性、再現性の高い接続孔を形成するというものである。
【０００６】
【発明が解決しようとする課題】
上記のように、ＣＦ系堆積物の量を制御し、再現性よく形状および電気特性に優れた接続孔を形成するためには、Ｏを供給するためのダミー接続孔を設ける方法が一般的である。しかし、特開平７−２０１９９４号公報の方法では、通常の酸素系ガスを導入するのに比べて、エッチングストッパ層を堆積させる工程、接続孔形成部のストッパ層を除去する工程、更に層間絶縁膜を堆積させる工程が追加される。また、ダミー接続孔はエッチングストッパ層に到達した時点でＳｉＯ2からなる絶縁膜表面が露出しないため、ＣＦ系堆積物の量を制御する酸素の供給が停止される。これにより、ＣＦ系堆積物が多くなり、接続孔底または側壁に堆積してくるものと考えられる。接続孔底に過剰のＣＦ系堆積物が存在すると電気抵抗増加など半導体装置に不具合を生じる。
【０００７】
【課題を解決するための手段】
かくして本発明によれば、下層配線層および層間絶縁膜をこの順で有し、下層配線層上の層間絶縁膜に接続孔を有する半導体装置において、接続孔を形成するに際して、層間絶縁膜上にフォトレジスト層を形成する工程、フォトリソグラフィー法により、フォトレジスト層に、底部に層間絶縁膜が露出する接続孔形成用の開口部と底部に層間絶縁膜が露出しないダミー接続孔形成用の開口部を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【０００８】
本発明では、図１（ａ）に示すレジストパターンを形成することで、例えば特開平７−２０１９９４号公報に開示されている方法において、追加されたエッチングストッパ層を堆積させる工程、接続孔形成部のストッパ層を除去する工程、更に層間絶縁膜を堆積させる工程、これら工程に付随する洗浄工程および検査工程を削減することが可能となる。本発明では、接続孔形成のためのフォト工程およびその検査工程のみで、前記従来例と同様の効果を奏することができる。また、ダミー接続孔にはエッチングストッパ層がないため、接続孔のエッチングが終了するまでＯを供給することができる。
【０００９】
エッチング当初、ダミー接続孔形成用の開口部の底部にはレジスト層が存在しており、層間絶縁膜により供給されるＯの量が、特開平７−２０１９９４号公報による方法に比べ少ないと考えられる。しかし、エッチング当初は接続孔のアスペクト比は比較的小さくＣＦ系堆積物によりエッチングがストップすることはないと思われる。Ｏが実際必要となるのは接続孔のアスペクト比が大きくなるエッチング終了時であり、本発明ではエッチング終了時において、ＣＦ系堆積物を制御するＯを十分供給できると考えられる。
【００１０】
ところで、エッチング用のガスとして、Ｏ2やＣＯのような酸素を供給しうるガスを使用すると、通常の使用量ではＯによる効果が強すぎ、下層配線層やレジスト層と層間絶縁膜との選択比が小さくなるという不具合を生じる。つまり、ＣＦ系堆積物の量を制御するＯの量は非常に微量であり、キャリアガスを大量に流してその量を調整することは非常に困難である。しかしながら、本発明の方法では極めて効率的に必要量のＯを供給することができる。
【００１１】
【発明の実施の形態】
本発明を図１（ａ）〜（ｃ）を用いて説明する。
本発明の半導体装置の製造方法は上述の課題を解決するために提案するものであり、下層配線層に到達する接続孔を有する層間絶縁膜を含む半導体装置において、ダミー接続孔形成用開口部４の底部に以下に示す計算方法により求める膜厚Ｙのレジスト層が残存するようにレジストパターン３を形成する。
【００１２】
レジストパターン形成方法としては、公知の方法を用い、ダミー接続孔形成用開口部４の深さを制御したレジストパターン３を形成する（図１（ａ）参照）。図１（ａ）中、１は下層配線層、２は層間絶縁膜、５は接続孔形成用開口部を意味する。レジストパターン形成方法としては、例えば特開平９−３３０８７７号公報に記載されている方法を使用することができる。
【００１３】
ダミー接続孔形成用開口部では、エッチングの際、膜厚Ｙが減少し、層間絶縁膜が露出するまで絶縁膜はエッチングされず、接続孔形成用開口部５との間で、絶縁膜エッチングに遅延が生じる（図１（ｂ）参照）。図１（ｂ）中、４ａは底部に層間絶縁膜が露出したダミー接続孔形成用開口部を意味する。これにより、層間絶縁膜中にストッパ層を設けることなく下層配線層１に到達しないダミー接続孔４ｂを形成することが可能になる（図１（ｃ）参照）。
なお、本発明において下層配線層とは、下層配線パターンのみならず、半導体基板に形成された能動層などを含む。よって、接続孔には、コンタクトホールとビアホールの両方を含む。
ダミー接続孔形成用開口部の底部のレジストパターンの膜厚Ｙの算出方法を以下に示す。
【００１４】
まず、接続孔形成のためのエッチング条件で、接続孔とダミー接続孔の形成部の層間絶縁膜とレジスト層のエッチングレートを見積もっておく。例えば、接続孔における層間絶縁膜のエッチングレートをＡ、ダミー接続孔における層間絶縁膜とレジスト層のエッチングレートをそれぞれＢとＣ、エッチング時間をｔ、ダミー接続孔の形成部の層間絶縁膜のエッチング時間をｔ′とする。Ｂはダミー接続孔の形成部において、最もレートの速いところで見積もる必要がある。これより、ダミー接続孔形成用開口部の底部のレジスト層がなくなり、層間絶縁膜が露出するまでの時間はｔ−ｔ′である。エッチングにより層間絶縁膜に形成されるダミー接続孔の深さをＤとすると、レジスト層の膜厚ＹはＹ＝Ｃ×（ｔ−ｔ′）であるから、ｔ′＝Ｄ／Ｂを代入すると
Ｙ＝Ｃ×（ｔ−Ｄ／Ｂ） 式（１）
となる。Ｂ、Ｃおよびｔは既知の値であるから、Ｙ＜Ｚ（Ｚはパターンのない部分のレジスト層の膜厚）の範囲で、Ｄにあったダミー接続孔形成用開口部の底部のレジスト層の膜厚を上記式（１）により求めることができる。また、ダミー接続孔は、下層配線層に到らないことが条件であり、Ｂ×ｔ′＜Ｘ（Ｘは層間絶縁膜の厚さ）となる。この条件から、Ｙ＞Ｃ×（ｔ−Ｘ／Ｂ）となり、ダミー接続孔形成用開口部の底部のレジスト層の膜厚はＣ×（ｔ−Ｘ／Ｂ）をこえる厚さが必要である。
【００１５】
【実施例】
以下、実施例により本発明を更に具体的に説明するが、本発明はこれらに限定されるものではない。
以下の実施例は、層間絶縁膜にＯ3／ＴＥＯＳを用いた減圧ＣＶＤ法によりＳｉＯ2からなる絶縁膜を適用した場合のダミー接続孔形成用開口部の底部におけるレジスト層の膜厚の計算例を示している。なお、他の種類の絶縁膜を使用した場合も同様である。
【００１６】
Ｏ3／ＴＥＯＳを用いた減圧ＣＶＤ法によりＳｉＯ2からなる絶縁膜を以下に示す条件とし、この条件でエッチングレートを見積もった。
Ｃ4Ｆ8／Ｃ2Ｆ6／Ａｒ＝５／１０／９５ｓｃｃｍ
（ｓｃｃｍ：０℃、１ａｔｍ条件下での流量ｍｌ／ｍｉｎ）
ソース／バイアスパワー＝１．９／１．４ｋＷ
（ソースパワーはＩＣＰエッチャーでプラズマを発生させるためのパワーであり、エッチングガスの解離に影響する。一方、バイアスパワーはウェハにかかるパワーであり、これが高いほどウェハに引き込まれるイオンの直進性が上がり、エッチングがより異方性になる。）
ガス圧力＝０．６７Ｐａ
【００１７】
接続孔形成用開口部の底部の絶縁膜のエッチングレートは７５０ｎｍ／ｍｉｎ（＝Ａ）である。また、ダミー接続孔形成用開口部の底部の絶縁膜とレジスト層のエッチングレートは、それぞれ７２０ｎｍ／ｍｉｎ（＝Ｂ）と２５０ｎｍ／ｍｉｎ（＝Ｃ）である。
例えば下層配線層１としてメタル配線、層間絶縁膜として上記ＳｉＯ2からなる絶縁膜を用いる。層間絶縁膜厚（Ｘ）を９００ｎｍ、パターンのない部分のレジスト層の膜厚（Ｙ）を７００ｎｍとする。
【００１８】
エッチング時間をジャストエッチングに設定したとすると、エッチング時間ｔは９００／７５０×６０＝７２秒と見積もられる。エッチング終了後、ダミー領域の絶縁膜エッチングの深さ（Ｄ）を、例えば５００ｎｍで止めたい場合、ダミー接続孔形成用開口部の底部のレジスト層の膜厚は上記式（１）に代入すると、約１２５ｎｍとなる。
【００１９】
なお、５００ｎｍの深さＤは一例であり、ダミー接続孔が下層配線層に到達しなければ、この深さに限定されるものではなく、層間絶縁膜の厚さに応じて適宜設定することができる。ただし、本発明の方法は、接続孔のアスペクト比（深さ／開口径）が５以上の場合に好適に使用することができる。更に、開口径が２６０ｎｍ以下の場合（より好ましくは、１５０〜２６０ｎｍの場合）に好適に使用することができる。
上記に示したエッチング条件や、層間絶縁膜およびダミー接続孔形成用開口部のパターン面積などは一例であり、本発明はこれに限定されるものではない。
【００２０】
【発明の効果】
本発明では微細でアスペクト比の大きな接続孔のエッチングにおいて、接続孔以外の領域にダミー接続孔を同時にエッチングで形成することにより、過剰のＣＦ系ガスを除去し、接続孔底および接続孔側壁のＣＦ系堆積物の量を制御でき、加工形状、電気特性に優れた接続孔を形成できる。
【００２１】
本発明では、ダミー接続孔形成用開口部を、フォト工程で、層間絶縁膜を露出させずに形成し、接続孔とダミー接続孔の形成に際して、層間絶縁膜のエッチング時間に遅延を設けることで、これにより層間絶縁膜中にエッチングストッパ層を形成せずとも、下層配線層に到達しないダミー接続孔を形成することが可能である。接続孔の形成工程において、エッチングの初期はある程度接続孔底部の絶縁膜が除去されるが、エッチングが進み孔が深くなると、その孔の側壁と底部にＣＦ系堆積物が付着しだす。ちょうどこのタイミングでダミー接続孔形成用開口部の底部のレジスト層がなくなって、層間絶縁膜のエッチングが始まり、ここからＯラジカルが発生するので、上記の堆積物が除去され、接続孔のエッチングが進行する。
上記効果により、微細なデザインルールに基づく、コンタクトホールやビアホールなどの接続孔のエッチング工程を有する半導体装置の製造方法に寄与するところが大きく、産業上の利用価値は高い。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の概略工程断面図である。
【符号の説明】
１ 下層配線層
２ 層間絶縁膜
３ レジストパターン
４、４ａ ダミー接続孔形成用開口部
４ｂ ダミー接続孔
５ 接続孔形成用開口部
Claims (3)
- 下層配線層および層間絶縁膜をこの順で有し、下層配線層上の層間絶縁膜に接続孔を有する半導体装置において、接続孔を形成するに際して、層間絶縁膜上にフォトレジスト層を形成する工程、フォトリソグラフィー法により、フォトレジスト層に、底部に層間絶縁膜が露出する接続孔形成用の開口部と底部に層間絶縁膜が露出しないダミー接続孔形成用の開口部を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 層間絶縁膜が、ＳｉＯ2系材料層からなることを特徴とする請求項１に記載の半導体装置の製造方法。
- フォトレジスト層に接続孔およびダミー接続孔形成用の開口部を形成した後、プラズマエッチングによって、下層配線層が露出するまで接続孔形成用の開口部の底部をエッチングすることで層間絶縁膜に接続孔を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167644A JP3818828B2 (ja) | 2000-06-05 | 2000-06-05 | 半導体装置の製造方法 |
| US09/816,259 US6337270B2 (en) | 2000-06-05 | 2001-03-26 | Process for manufacturing semiconductor device |
| TW090107719A TW492109B (en) | 2000-06-05 | 2001-03-30 | Process for manufacturing semiconductor device |
| KR10-2001-0031146A KR100434887B1 (ko) | 2000-06-05 | 2001-06-04 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167644A JP3818828B2 (ja) | 2000-06-05 | 2000-06-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001351896A JP2001351896A (ja) | 2001-12-21 |
| JP3818828B2 true JP3818828B2 (ja) | 2006-09-06 |
Family
ID=18670772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000167644A Expired - Fee Related JP3818828B2 (ja) | 2000-06-05 | 2000-06-05 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6337270B2 (ja) |
| JP (1) | JP3818828B2 (ja) |
| KR (1) | KR100434887B1 (ja) |
| TW (1) | TW492109B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470125B1 (ko) * | 2002-09-09 | 2005-02-05 | 동부아남반도체 주식회사 | 복수레벨의 다마신 패턴 형성 방법 |
| JP2005064226A (ja) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | 配線構造 |
| US20050045993A1 (en) * | 2003-08-28 | 2005-03-03 | Sanyo Electric Co., Ltd. | Semiconductor device with concave patterns in dielectric film and manufacturing method thereof |
| JP2006196545A (ja) * | 2005-01-11 | 2006-07-27 | Toshiba Corp | 半導体装置の製造方法 |
| JP5466102B2 (ja) * | 2010-07-08 | 2014-04-09 | セイコーインスツル株式会社 | 貫通電極付きガラス基板の製造方法及び電子部品の製造方法 |
| US8786094B2 (en) * | 2012-07-02 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
| FR3003962B1 (fr) | 2013-03-29 | 2016-07-22 | St Microelectronics Rousset | Procede d'elaboration d'un masque de photolitographie destine a la formation de contacts, masque et circuit integre correspondants |
| JP2021028968A (ja) * | 2019-08-13 | 2021-02-25 | 東京エレクトロン株式会社 | 基板および基板処理方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3348322B2 (ja) | 1994-01-06 | 2002-11-20 | ソニー株式会社 | 半導体装置の製造方法 |
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
| US5753417A (en) | 1996-06-10 | 1998-05-19 | Sharp Microelectronics Technology, Inc. | Multiple exposure masking system for forming multi-level resist profiles |
| US6225207B1 (en) * | 1998-10-01 | 2001-05-01 | Applied Materials, Inc. | Techniques for triple and quadruple damascene fabrication |
-
2000
- 2000-06-05 JP JP2000167644A patent/JP3818828B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-26 US US09/816,259 patent/US6337270B2/en not_active Expired - Lifetime
- 2001-03-30 TW TW090107719A patent/TW492109B/zh not_active IP Right Cessation
- 2001-06-04 KR KR10-2001-0031146A patent/KR100434887B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001351896A (ja) | 2001-12-21 |
| KR100434887B1 (ko) | 2004-06-07 |
| US20010049188A1 (en) | 2001-12-06 |
| KR20010110197A (ko) | 2001-12-12 |
| TW492109B (en) | 2002-06-21 |
| US6337270B2 (en) | 2002-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4632371B2 (ja) | 選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法 | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| JP2007194284A (ja) | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 | |
| US7067435B2 (en) | Method for etch-stop layer etching during damascene dielectric etching with low polymerization | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| JP3818828B2 (ja) | 半導体装置の製造方法 | |
| US7192880B2 (en) | Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching | |
| JP4120272B2 (ja) | 絶縁膜のエッチング方法および半導体装置のコンタクト形成方法 | |
| JP3803528B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3348322B2 (ja) | 半導体装置の製造方法 | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| US5951879A (en) | Method of etching polysilicon layer | |
| KR100596893B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| KR930008841B1 (ko) | 반도체 제조중 콘택트홀의 형성방법 | |
| JPH08316207A (ja) | 配線形成方法 | |
| US20070015369A1 (en) | Method of manufacturing a semiconductor device | |
| JP3592642B2 (ja) | 半導体装置の製造方法 | |
| JPH08340004A (ja) | 配線形成方法 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| JPH0637058A (ja) | ドライエッチング方法 | |
| KR19990065142A (ko) | 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법 | |
| JPH1022271A (ja) | 半導体装置の製造方法 | |
| KR19990069748A (ko) | 반도체 소자의 제조 방법 | |
| JPH10223756A (ja) | コンタクトホールの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |