KR100470125B1 - 복수레벨의 다마신 패턴 형성 방법 - Google Patents
복수레벨의 다마신 패턴 형성 방법 Download PDFInfo
- Publication number
- KR100470125B1 KR100470125B1 KR10-2002-0054230A KR20020054230A KR100470125B1 KR 100470125 B1 KR100470125 B1 KR 100470125B1 KR 20020054230 A KR20020054230 A KR 20020054230A KR 100470125 B1 KR100470125 B1 KR 100470125B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- photoresist
- interlayer insulating
- insulating film
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 67
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 230000001939 inductive effect Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 식각 방지막을 증착하는 공정을 생략하여 반도체 소자 제조 공정을 단순화시킬 수 있는 본 발명의 복수레벨의 다마신 패턴 형성 방법은, 기판의 상부에 후막의 층간 절연막을 증착하는 공정과, 상기 층간 절연막의 표면에 소정의 두께를 갖는 포토레지스트 층을 제공하는 공정과, 상기 포토레지스트 층에 광을 유도하여 제 1패턴을 형성하는 공정과, 상기 포토레지스트를 현상하기 전에, 상기 제 1패턴에 광을 유도하여 제 2패턴을 형성하는 공정과, 상기 제 1패턴의 영역에 있어서, 소정의 두께보다 얇은 제 1두께의 포토레지스트를 제거하고, 상기 제 2패턴의 영역에 있어서, 제 2두께의 포토레지스트를 제거하도록 상기 포토레지스트를 현상하는 공정과, 이에 따라 적어도 두 개의 상이한 두께를 갖는 패턴을 형성한 후에, 상기 제 2패턴에 맞추어서 상기 층간 절연막을 식각한 후 식각 선택비에 따라 상기 제 2패턴이 제거되면, 상기 제 1패턴에 맞추어서 상기 층간 절연막을 식각하는 공정 및 상기 제 1패턴을 제거하여 복수 레벨의 다마신 패턴 형성하는 공정을 포함한다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 복수레벨의 다마신패턴을 식각 방지막의 증착없이 하나의 포토레지스트층을 이용하여 형성함으로써 반도체 소자 제조 공정을 단순화시킬 수 있는 복수레벨의 다마신 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 소자 형성 공정중 금속 배선은 구리, 알루미늄, 텅스텐 등과 같은 고전도성 물질을 증착한 후, 감광막 패턴을 이용한 식각 공정에 의해 형성된다. 이 경우 반도체 소자가 고집적화 및 소형화되어 감에 따라 감광막 패턴의 애스팩트 비(Aspect Ratio)가 높아져 감광막 패턴이 쓰러지거나, 식각 공정 후에 금속 배선의 부식(Corrosion) 발생 가능성 등의 문제점이 있다. 또한, 금속 배선 재료가 바뀔 때마다 새로운 식각 레시피를 개발해야 하는 번거로움이 있고, 특히 구리는 휘발성이 낮은 화합물을 형성함으로 건식 식각이 어렵다. 이러한 문제점을 해결하기 위해 최근 다마신 방법을 이용하여 금속 배선을 형성하는 방안이 대두되고 있다.
일반적으로 알려진 금속 배선 형성을 위한 다마신 형성 방법은 식각 방지막을 이용하여 트렌치와 비아홀을 형성하는 방법과 시간별로 식각 비율을 달리하여 트렌치와 비아홀을 형성하는 방법이 있다.
시간별로 식각 비율을 달리하여 트렌치와 비아홀을 형성하는 방법은 공정의 조건에 따라 트렌치의 깊이가 좌우됨으로 여러 가지 위험 요소를 갖고 있다.
도 1a 내지 도 1d는 종래 기술에 따른 듀얼 다마신 패턴을 형성하는 과정을 설명하기 위한 공정 순서 도이다.
우선 도 1a에 도시된 바와 같이, 반도체 기판(100)에 제 1층간 절연막(101),식각 방지막(102) 및 제 2층간 절연막(103)을 순차적으로 형성한 후에 제 2층간 절연막(103) 상부에 비아홀을 정의하기 위한 제 1포토레지스트 패턴(104)을 형성한다. 기판(100)은 웰 및 접합부가 형성된 반도체 기판이거나, 다층 금속 배선 구조에서 하부 금속 배선이거나, 기타 반도체 소자의 전극으로 사용되는 도전성 패턴을 포함하고, 식각 방지막(102)은 실리콘 질화막이거나 실리콘 카브라이드(Carbide) 막이다.
그리고, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(104)에 맞추어 제 2층간 절연막(103), 식각 방지막(102) 및 제 1층간 절연막(101)을 식각한 후에 제 1포토레지스트 패턴(104)을 제거함으로써, 비아홀(106A)이 형성된다.
이어서 도 1c에 도시된 바와 같이, 패터닝된 제 2층간 절연막(103a) 상측면에 다마신의 트렌치 영역 정의를 위한 제 2포토레지스트 패턴(105)을 형성한다.
도 1d에 도시된 바와 같이, 제 2포토레지스트 패턴(105)에 맞추어 식각 방지막(102a)을 식각 장벽으로 하여 패터닝된 제 2층간 절연막(103a)을 식각한 후에 제 2포토레지스트 패턴(105)을 제거하여 트렌치(106B)를 형성함으로써 다마신 패턴(106)이 완성된다.
그러나, 상기와 같은 금속 배선을 형성하기 위한 다마신 패턴 형성과정에서는 비아홀 형성 시에 제 1층간 절연막을 보호하기 위하여 식각 방지막을 증착해야하며, 두 번에 걸친 포토레지스트 패턴 형성과 식각 작업이 필요하기 때문에 공정의 복잡함과 반도체 제조 공정에 따른 비용이 많이 드는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 식각 방지막의 증착없이 기판에 증착된 층간 절연막에 도포된 포토레지스트를 이용하여 다수의 트렌치와 비아홀 영역을 정의하기 위한 적어도 두개 이상의 상이한 두께를 갖는 패턴을 형성한 후에 한번의 식각 공정으로 다수의 트렌치와 비아홀을 형성하는 복수레벨의 다마신 패턴 형성 방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 기판의 상부에 후막의 층간 절연막을 증착하는 공정; 상기 층간 절연막의 표면에 소정의 두께를 갖는 포토레지스트 층을 제공하는 공정; 상기 포토레지스트 층에 광을 유도하여 제 1패턴을 형성하는 공정; 상기 포토레지스트를 현상하기 전에, 상기 제 1패턴에 광을 유도하여 제 2패턴을 형성하는 공정; 상기 제 1패턴의 영역에 있어서, 소정의 두께보다 얇은 제 1두께의 포토레지스트를 제거하고, 상기 제 2패턴의 영역에 있어서, 제 2두께의 포토레지스트를 제거하도록 상기 포토레지스트를 현상하는 공정; 이에 따라 적어도 두 개의 상이한 두께를 갖는 패턴을 형성한 후에, 상기 제 2패턴에 맞추어서 상기 층간 절연막을 식각한 후 식각 선택비에 따라 상기 제 2패턴이 제거되면, 상기 제 1패턴에 맞추어서 상기 층간 절연막을 식각하는 공정; 및 상기 제 1패턴을 제거하여 복수 레벨의 다마신 패턴 형성하는 공정을 포함한다.
도 1a 내지 1d는 종래 기술에 따른 반도체 소자의 다마신 패턴을 형성하는 과정을 도시한 공정도,
도 2a 내지 2e는 본 발명의 일실시 예에 따른 다마신 패턴 형성 과정을 도시한 공정도,
도 3a 내지 3e는 본 발명의 다른 실시 예에 따른 반도체 소자의 3층 구조를 갖는 패턴 형성 과정을 도시한 공정도.
＜도면의 주요부분에 대한 부호의 설명＞
200, 300 : 기판 201, 301 : 층간 절연막
202, 302 : 포토레지스트층 202a, 302a : 제 1패턴
202b, 302b : 제 2패턴 302c : 제 3패턴
203a : 비아홀 203b : 트렌치
본 발명의 실시 예는 다수개가 존재할 수 있으며, 이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다. 이 기술 분야의 숙련자라면 이 실시 예를 통해 본 발명의 목적, 특징 및 이점들을 잘 이해할 수 있을것이다.
도 2a 내지 2e는 본 발명의 일실시 예에 따른 다마신 패턴 형성 과정을 나타내는 공정도이다.
기판(200)에 후막의 층간 절연막(201)을 증착한 후에 층간 절연막(201)의 복수레벨의 패턴(트렌치와 비아홀의 영역)을 정의하기 위한 소정 두께의 포토레지스트가 균일하게 도포되어, 도 2a에 도시된 바와 같이, 포토레지스트층(202)이 형성된다.
이후, 포토레지스트층(202)은 광에너지에 의해서 선택적으로 노광되어 각종 포토레지스트 패턴이 형성되는데, 트렌치 영역으로 정의되는 영역에 제 1두께(t1)의 포토레지스트를 제거함으로써, 도 2b에 도시된 바와 같이, 제 1패턴(202a)이 형성된다.
이때, 제 1패턴(202a)을 형성하기 위해 포토레지스트층(202)을 노광시키는 광에너지는 조절되어 트렌치가 정의될 영역의 포토레지스트(202)를 완전히 제거하지 않고 제 1두께(t1)를 갖는 포토레지스트만을 제거시키며, 제거되지 않은 포토레지스트의 두께는 후속되는 공정에서 형성되는 트렌치의 깊이에 따라 달라진다. 다시 말해서, 필요한 트렌치의 깊이에 따라 광에너지를 조절함으로써 제거될 포토레지스트의 제 1두께(t1)는 조절된다.
트렌치 영역에 제거되지 않고 남은 포토레지스트는 광에너지에 의해서 선택적으로 노광되어, 도 2c에 도시된 바와 같이, 비아홀 영역을 위한 제 2패턴(202b)이 형성된다. 이때 제 2패턴(202b) 영역에 있어서, 포토레지스트는 제 2두께(t2)만큼 제거된다.
상기와 같이 층간 절연막(201)의 상부에 형성된 포토레지스트층(202)을 이용하여 트렌치와 비아홀 형성을 위한 포토레지스트 패턴이 형성됨으로 반도체 공정을 단순화시킬 수 있다.
이후, 트렌치와 비아홀 형성을 위한 식각 공정이 진행되는데, 제 2패턴(202b)은 비아홀 형성을 위한 식각 공정 시에 기판(200)의 상부에 층간 절연막(201)이 어느 정도 남은 상태까지 마스크의 역할을 수행한 후 식각 선택비에 의해서 완전히 제거되면, 트렌치 영역의 층간 절연막(201)이 식각되는데 ,이때 기판(200) 상부의 바아홀 영역에 제거되지 않고 남은 층간 절연막(201)이 식각됨으로써, 도 2d에 도시된 바와 같이, 패터닝된 층간 절연막(201a)이 형성된다.
이때, 비아홀 영역에 식각되지 않고 남은 층간 절연막(201)의 두께는 이후 식각될 트렌치 영역의 층간 절연막(201) 두께와 동일하다.
그런 후에, 도 2e에 도시된 바와 같이, 제 1패턴(201a)을 제거하여 비아홀(203A)과 트렌치(203B)를 동시에 형성하여 듀얼 다마신 패턴(203)을 완성한다.
본 발명의 다른 실시 예에 따른 복수 레벨의 다마신 패턴 형성과정은 도 3a 내지 3e를 참조하여 설명하기로 한다.
도 3a에 도시된 바와 같이, 기판(300)에 후막의 층간 절연막(301)을 증착한 후에 층간 절연막(301)의 상부에 복수레벨을 정의하기 위한 소정 두께의 포토레지스트가 균일하게 도포되어 포토레지스트층(301)이 형성된다.
이어서, 도 3b에 도시된 바와 같이, 포토레지스트층(302)은 광에너지에 의해서 선택적으로 노광되어 각종 포토레지스트 패턴이 형성되는데, 이러한 과정을 통해 1차 트렌치 영역을 위한 제 1패턴(302a)이 형성된다.
여기서, 제 1패턴(302a)을 형성하기 위해 포토레지스트에 노광되는 광에너지의 조절을 통해 1차 트렌치가 정의될 영역의 포토레지스트를 완전히 제거하지 않고 제 1두께(t3)의 포토레지스트만이 제거되며, 제거되지 않은 포토레지스트의 두께는 후속되는 공정에서 형성되는 2차 트렌치와 비아홀의 깊이에 따라 달라진다. 다시 말해서, 필요한 2차 트렌치와 비아홀의 깊이에 따라 광에너지를 조절함으로써 제거되지 않을 포토레지스트의 두께가 조절되며, 제거되지 않은 포토레지스트를 이용하여 2차 트렌치와 비아홀 영역을 정의하기 위한 패턴들이 형성된다.
1차 트렌치 영역에 제거되지 않은 포토레지스트는 광에너지에 의해서 선택적으로 노광되어, 도 3c에 도시된 바와 같이, 2차 트렌치 영역을 위한 제 2패턴(302b)이 형성되는데, 2차 트렌치가 형성될 트렌치 영역에는 제 1패턴(302a)을 형성할 때와 동일한 방법으로 포토레지스트를 완전히 제거하지 않고 제 2두께(t4)의 포토레지스트만이 제거된다. 제거되지 않고 남은 포토레지스트는 비아홀 영역을 정의하기 위한 포토레지스트 패턴 형성을 위해 사용된다.
2차 트렌치 영역에 제거되지 않은 포토레지스트는 광에너지에 의해서 선택적으로 노광되어, 바아홀 영역에 제 3두께(t5)를 갖는 포토레지스트를 제거함으로써, 도 3c에 도시된 바와 같이, 비아홀 영역 정의를 위한 제 3패턴(302c)이 형성된다.
1, 2차 트렌치와 비아홀 형성을 위한 식각 공정이 진행되는데, 제3패턴(302c)은 비아홀 형성을 위한 식각 공정 시에 기판(300)의 상부에 층간 절연막(301)이 어느 정도 남은 상태까지 마스크의 역할을 수행한 후 식각 선택비에 의해서 완전히 제거되면, 제 2패턴(302b)에 맞추어서 제 3패턴(302c)의 제거 의해서 드러난 층간 절연막(301)을 식각함과 아울러 비아홀 영역에 제거되지 않은 층간 절연막(301)이 동시에 식각되면서 식각 선택비에 따라 제 2패턴(302b)이 제거된 후에는 제 1패턴(302a)에 맞추어서 제 2패턴(302b)의 제거에 의해서 드러난 층간 절연막(301)을 식각한 후에 제 1패턴(302a)을 제거함으로써, 도 3d에 도시된 바와 같이, 패터닝된 층간 절연막(301a)이 형성된다.
본 발명의 바람직한 실시 예에 따라 3층 구조의 다마신 패턴을 형성하는 것을 예로 들어 설명하였지만, 필요한 트렌치와 비아홀의 수에 따라 층간 절역막의 상부에 도포된 포토레지스트를 이용하여 다수의 패턴을 형성함으로써 복수레벨의 다마신 패턴을 형성할 수 있다.
이상 설명한 바와 같이, 본 발명은 층간 절연막 상부에 도포된 포토레지스트를 이용하여 복수개의 상이한 두께를 갖는 패턴들을 형성한 후에, 패턴들에 맞추어 한번의 식각 공정으로 층간 절연막을 식각하여 복수레벨의 다마신 패턴을 형성함으로써, 식각 방지막을 증착하는 공정을 생략할 수 있어 반도체 소자 제조 공정을 단순화시킬 수 있다.
Claims (2)
- 기판의 상부에 후막의 층간 절연막을 증착하는 공정;상기 층간 절연막의 표면에 소정의 두께를 갖는 포토레지스트 층을 제공하는 공정;상기 포토레지스트 층에 광을 유도하여 제 1패턴을 형성하는 공정;상기 포토레지스트를 현상하기 전에, 상기 제 1패턴에 광을 유도하여 제 2패턴을 형성하는 공정;상기 제 1패턴의 영역에 있어서, 소정의 두께보다 얇은 제 1두께의 포토레지스트를 제거하고, 상기 제 2패턴의 영역에 있어서, 제 2두께의 포토레지스트를 제거하도록 상기 포토레지스트를 현상하는 공정;이에 따라 적어도 두 개의 상이한 두께를 갖는 패턴을 형성한 후에, 상기 제 2패턴에 맞추어서 상기 층간 절연막을 식각한 후 식각 선택비에 따라 상기 제 2패턴이 제거되면, 상기 제 1패턴에 맞추어서 상기 층간 절연막을 식각하는 공정; 및상기 제 1패턴을 제거하여 복수 레벨의 다마신 패턴 형성하는 공정을 포함하는 것을 특징으로 하는 복수레벨을 갖는 다마신 패턴 형성 방법.
- 제 1항에 있어서,상기 포토레지스트 현상 공정 전에,상기 제 2패턴 영역 내에 광을 유도하여 제 3패턴을 생성하는 공정을 포함하고, 상기 포토레지스트 현상 공정은, 상기 제 3패턴 영역에 있어서 제 3두께의 포토레지스트를 제거하는 공정을 더 포함하며, 이에 따라 적어도 3개의 상이한 두께를 갖는 패턴이 형성되는 것을 특징으로 하는 복수레벨을 갖는 다마신 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054230A KR100470125B1 (ko) | 2002-09-09 | 2002-09-09 | 복수레벨의 다마신 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0054230A KR100470125B1 (ko) | 2002-09-09 | 2002-09-09 | 복수레벨의 다마신 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040022622A KR20040022622A (ko) | 2004-03-16 |
| KR100470125B1 true KR100470125B1 (ko) | 2005-02-05 |
Family
ID=37326355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0054230A KR100470125B1 (ko) | 2002-09-09 | 2002-09-09 | 복수레벨의 다마신 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100470125B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100664807B1 (ko) * | 2005-08-26 | 2007-01-04 | 동부일렉트로닉스 주식회사 | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970023714A (ko) * | 1995-10-16 | 1997-05-30 | 문정환 | 반도체 소자의 콘택부 및 그의 형성방법 |
| KR19980047613A (ko) * | 1996-12-16 | 1998-09-15 | 김영환 | 반도체 소자의 제조방법 |
| JP2001351896A (ja) * | 2000-06-05 | 2001-12-21 | Sharp Corp | 半導体装置の製造方法 |
| KR20020055256A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
| KR20020054642A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체소자의 제조방법 |
-
2002
- 2002-09-09 KR KR10-2002-0054230A patent/KR100470125B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970023714A (ko) * | 1995-10-16 | 1997-05-30 | 문정환 | 반도체 소자의 콘택부 및 그의 형성방법 |
| KR19980047613A (ko) * | 1996-12-16 | 1998-09-15 | 김영환 | 반도체 소자의 제조방법 |
| JP2001351896A (ja) * | 2000-06-05 | 2001-12-21 | Sharp Corp | 半導体装置の製造方法 |
| KR20020055256A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
| KR20020054642A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040022622A (ko) | 2004-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386621B1 (ko) | 듀얼 다마신 배선 형성방법 | |
| KR100470125B1 (ko) | 복수레벨의 다마신 패턴 형성 방법 | |
| US20060128140A1 (en) | Method of forming a contact hole in a semiconductor device | |
| KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| US7132364B2 (en) | Method for forming metal interconnect of semiconductor device | |
| KR100640430B1 (ko) | 듀얼 다마신 방법 및 이를 이용한 구리배선막 형성방법 | |
| KR100364807B1 (ko) | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 | |
| KR100914450B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| US20020081840A1 (en) | Method of manufacturing a semiconductor device including dual-damascene process | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR20050071041A (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100379530B1 (ko) | 반도체 소자의 듀얼 다마신 형성방법 | |
| KR100364808B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 | |
| KR100489521B1 (ko) | 복수레벨의 패턴 형성을 위한 래티클 | |
| KR100207530B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100318269B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100887019B1 (ko) | 다중 오버레이 마크를 갖는 마스크 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100389236B1 (ko) | 반도체소자의 도전배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |