KR100365745B1 - 반도체장치의콘택홀형성방법 - Google Patents

반도체장치의콘택홀형성방법 Download PDF

Info

Publication number
KR100365745B1
KR100365745B1 KR1019950043617A KR19950043617A KR100365745B1 KR 100365745 B1 KR100365745 B1 KR 100365745B1 KR 1019950043617 A KR1019950043617 A KR 1019950043617A KR 19950043617 A KR19950043617 A KR 19950043617A KR 100365745 B1 KR100365745 B1 KR 100365745B1
Authority
KR
South Korea
Prior art keywords
contact hole
doped oxide
forming
semiconductor device
layer
Prior art date
Application number
KR1019950043617A
Other languages
English (en)
Other versions
KR970030389A (ko
Inventor
황준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950043617A priority Critical patent/KR100365745B1/ko
Publication of KR970030389A publication Critical patent/KR970030389A/ko
Application granted granted Critical
Publication of KR100365745B1 publication Critical patent/KR100365745B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 고집적 반도체장치에 적합하도록 한 미세선폭의 콘택홀을 형성하는 방법에 관한 것으로, 소정공정이 완료된 반도체기판 전면에 층간절연막, 도우프드 산화막을 차례로 형성하는 단계; 상기 도우프드 산화막을 플로우시켜 상기 제 1 단계의 결과물 표면을 평탄화시키는 단계, 상기 도우프드 산화막 상에 식각배리어층을 형성하는 단계; 상기 식각배리어층을 소정의 콘택홀 패턴으로 패터닝하는 단계; 및 상기 패터닝된 식각배리어층을 이용하여 상기 도우프드 산화막 및 층간절연막을 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어진다.

Description

반도체장치의 콘택홀 형성방법
본 발명은 반도체장치의 콘택홀 형성방법에 관한 것으로, 특히 고집적 반도체장치에 적합하도록 한 초미세 콘택홀 형성방법에 관한 것이다.
반도체장치가 고집적화되어 감에 따라 다층구조에서의 층간접속을 위한 콘택홀 크기도 감소하게 되었고, 이에 따라 하프마이크론(half micron)이하의 미세 콘택홀 형성을 위한 노력이 계속되고 있다. 이와 같이 콘택홀의 크기가 매우 작아지게 되면 콘택홀 형성후에 진행되는 금속막 증착공정에서 금속막의 스텝커버리지(step coverage)가 나빠지는 등 여러가지 문제가 발생하게 된다.
따라서 콘택홀의 크기를 감소시키면서 이와 동시에 콘택홀 형성공정 이후에 행해지는 금속막 형성시의 스텝커버리지를 향상시킬 수 있는 콘택홀 형성방법이 다각도로 고려되고 있다.
이에 따라 본 발명은 미세선폭을 갖는 콘택홀을 형성할 수 있는 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 콘택홀 형성방법은 단차가 존재하는 반도체기판 전면에 층간절연막, 도우프드 산화막을 차례로 형성하는 제1단계, 상기 도우프드 산화막을 플로우시켜 상기 제1단계의 결과물 표면을 평탄화시키는 제2단계, 상기 도우프드 산화막 상에 식각배리어층을 형성하는 제3단계, 상기 식각배리어층을 소정의 콘택홀 패턴으로 패터닝하는 제4단계, 및 상기 패터닝된 식각배리어층을 마스크로 이용하여 상기 도우프드 산화막 및 층간절연막을 식각하여 콘택홀을 형성하는 제5단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도에 본 발명에 의한 반도체장치의 미세 콘택홀 형성방법을 공정순서에 따라 도시하였다.
먼저, 제1도 (A)에 도시된 바와 같이 소정의 소자들이 형성되어 있는 반도체 기판(1) 전면에 도우프드(doped) 산화막(3)을 증착한다. 상기 도우프드 산화막으로는 BPSG(borophospho-silicate glass), PSG(phospho-silicate glass) 또는 BSG(boro-silicate glass) 중에서 선택한 어느 하나를 이용하는 것이 바람직하다.이때, 상기 반도체기판(1)은 도시된 바와 같이, 소자들이 형성되어 있어 그 표면이 평탄하지 않고 단차가 있는 구조를 가지게 된다. 따라서 상기 도우프드 산화막(3)은 단차가 있는 하부막(2) 상부에 형성되게 된다.
이어서 제1도 (B)에 도시된 바와 같이 상기 도우프드 산화막(3)을 플로우(flow)시켜 상기 하부막(2)으로 인해 단차가 갖는 구조를 평탄화시킨다. 이어서 상기 도우프드 산화막(3) 위에 상기 하부막(2) 및 도우프드 산화막(3)과의 식각선택비를 갖는 물질로서, 350±50℃의 온도에서 PECVD(plasma enhanced chemical vapor deposition)방식으로 Si3N4(4)를 약 1000-2000Å의 두께로 증착한 후, 그 상부에 포토레지스트를 도포하고 이를 선택적으로 노광 및 현상하여 소정의 포토레지스트 패턴(5)을 형성한다.
다음에 제1도 (C)에 도시된 바와 같이, 상기 포토레지스트 패턴(5)을 마스크로 하여 상기 Si3N4막(4)을 식각하여 Si3N4막 패턴(4')을 형성한 후, 포토레지스트패턴(5)을 제거한다.
이어서 제1도 (D)에 도시된 바와 같이, 상기 Si3N4막 패턴(4')을 식각배리어(Etch barrier)로 이용하여 그 하부의 도우프드 산화막(3) 및 하부막(2)을 식각한다.
다음에 제1도 (E)에 도시된 바와 같이, 식각배리어로 사용한 상기 Si3N4막 패턴(4')을 제거함으로써 최종적인 콘택홀(6)을 형성한다. 이때, Si3N4막 패턴(4')을제거하지 않고 잔류시켜도 무방한데, 실제적으로 도우프드 산화막(3) 식각시 Si3N4막도 많은 부분 식각되게 되어 잔류시키더라도 콘택홀 형성을 위한 식각후에는 거의 도우프드 산화막(3) 위에 남아 있지 않게 된다. 이와 같이 본 발명은 Si3N4막과 그 하부의 도우프드 산화막과의 식각선택비 차이를 이용함으로써 실제 콘택홀 형성공정시에는 포토레지스트패턴을 이용하지 않고 Si3N4막을 식각배리어로 이용하여 콘택홀을 형성한다.
상기와 같이 평탄화된 표면위에 형성된 Si3N4막을 이용하여 콘택홀패턴을 형성하게 되므로 경사진 하부막에 콘택홀을 형성하는 경우보다 미세 선폭의 콘택홀 패턴을 얻을 수 있게 된다.
따라서 본 발명에 의하면 미세 콘택홀의 형성이 가능하게 되므로 반도체장치의 고집적화에 기여할 수 있게 된다.
제1도는 본 발명에 의한 반도체장치의 콘택홀 형성방법을 도시한 공정순서도 이다.
*도면의 주요부분에 대한 부호의 설명*
1: 반도체 기판 2: 하부막
3: 도우프드 산화막 4': Si3N4막 패턴
5: 포토레지스트 패턴 6: 콘택홀

Claims (5)

  1. 반도체 장치 제조 방법에 있어서,
    단차가 존재하는 반도체기판 전면에 층간절연막, 도우프드 산화막을 차례로 형성하는 제1단계;
    상기 도우프드 산화막을 플로우시켜 상기 제1단계의 결과물 표면을 평탄화시키는 제2단계;
    상기 도우프드 산화막 상에 식각배리어층을 형성하는 제3단계;
    상기 식각배리어층을 소정의 콘택홀 패턴으로 패터닝하는 제4단계; 및
    상기 패터닝된 식각배리어층을 마스크로 이용하여 상기 도우프드 산화막 및 층간절연막을 식각하여 콘택홀을 형성하는 제5단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
  2. 제1항에 있어서,
    상기 도우프드 산화막은 BPSG, PSG 또는 BSG 중 어느 하나를 이용하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  3. 제1항에 있어서,
    상기 식각배리어층은 상기 도우프드 산화막과의 식각선택비를 갖는 물질로 형성하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  4. 제1항에 있어서,
    상기 식각배리어층은 Si3N4를 PECVD방법으로 1000-2000Å 두께로 증착하여 형성하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
  5. 제1항에 있어서,
    상기 콘택홀을 형성하는 단계후에 상기 식각배리어층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
KR1019950043617A 1995-11-24 1995-11-24 반도체장치의콘택홀형성방법 KR100365745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043617A KR100365745B1 (ko) 1995-11-24 1995-11-24 반도체장치의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043617A KR100365745B1 (ko) 1995-11-24 1995-11-24 반도체장치의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR970030389A KR970030389A (ko) 1997-06-26
KR100365745B1 true KR100365745B1 (ko) 2003-03-06

Family

ID=37491056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043617A KR100365745B1 (ko) 1995-11-24 1995-11-24 반도체장치의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100365745B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685070A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp 多層配線の形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685070A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp 多層配線の形成方法

Also Published As

Publication number Publication date
KR970030389A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
KR20000044892A (ko) 반도체 소자의 금속 배선 형성 방법
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR0184954B1 (ko) 반도체 소자의 금속배선 제조방법
KR0179560B1 (ko) 반도체 소자의 금속 배선 형성방법
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
KR100418920B1 (ko) 반도체소자의배선형성방법
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR970003718B1 (ko) 금속배선 형성방법
KR950010043B1 (ko) 반도체소자의 배선 형성방법
KR19990003924A (ko) 콘택홀 형성을 위한 반도체 장치 제조 방법
KR0172541B1 (ko) 다층 금속 배선 형성방법
KR100871370B1 (ko) 반도체소자의 금속배선 형성방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR920000629B1 (ko) 에치백 공정을 이용한 반도체 장치의 제조방법
KR20030052664A (ko) 나노 크기의 금속 배선 패턴 형성 방법
KR20020054863A (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR0167251B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
KR0179707B1 (ko) 반도체 장치의 다층 배선구조 및 그 제조방법
KR960006962B1 (ko) 반도체 소자의 금속배선 제조방법
KR950011554B1 (ko) 다층금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee