KR970023714A - 반도체 소자의 콘택부 및 그의 형성방법 - Google Patents

반도체 소자의 콘택부 및 그의 형성방법 Download PDF

Info

Publication number
KR970023714A
KR970023714A KR1019950035541A KR19950035541A KR970023714A KR 970023714 A KR970023714 A KR 970023714A KR 1019950035541 A KR1019950035541 A KR 1019950035541A KR 19950035541 A KR19950035541 A KR 19950035541A KR 970023714 A KR970023714 A KR 970023714A
Authority
KR
South Korea
Prior art keywords
insulating film
contact portion
semiconductor device
semiconductor substrate
mask pattern
Prior art date
Application number
KR1019950035541A
Other languages
English (en)
Other versions
KR0184055B1 (ko
Inventor
오창현
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950035541A priority Critical patent/KR0184055B1/ko
Publication of KR970023714A publication Critical patent/KR970023714A/ko
Application granted granted Critical
Publication of KR0184055B1 publication Critical patent/KR0184055B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 반도체 소자의 콘택부 형성방법으로는 반도체 기판위에 절연막을 형성시키는 단계와, 절연막상에 포토레지스트 마스크패턴을 이용하여 절연막의 일부를 건식식각하는 단계와, 포토레지스트 마스크패턴의 가장자리 일부를 제거하는 단계와, 반도체 기판의 표면이 노출되는 깊이까지 절연막을 건식 식각하여 포토레지스트 마스크패턴을 제거하는 단계를 포함하여 이루어지며, 또한 반도체 소자의 콘택부는 반도체 기판 표면의 절연막의 일부가 개 방되어 형성되되, 그 양측면은 계단모양으로 형성된 구조를 갖는다.

Description

반도체 소자의 콘택부 및 그의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 반도체 소자의 콘택부 및 그의 형성방법을 설명하기 위해 도시한 도면.

Claims (3)

  1. 반도체 소자의 콘택부에 있어서, 반도체 기판 표면의 절연막의 일부가 개방되어 형성되되, 그 양측면은 계단 모양으로 형성된 것을 특징으로 하는 반도체 소자의 콘택부.
  2. 반도체 기판 표면의 절연막의 일부가 개방되어 형성되되, 측면은 계단 모양으로 형성된 것을 특징으로 하는 반도체 소자의 콘택부의 형성방법에 있어서, (가) 반도체 기판위에 절연막을 형성시키는 단계와, (나) 상기 절연막상에 포토레지스트 마스크 패턴을 이용하여 절연막의 일부를 건식식각하는 단계와, (다) 포토레지스트 마스크 패턴의 가장자리 일부를 제거하는 단계와, (라) 반도체기판의 표면이 노출되는 깊이까지 상기 절연막을 반도체기판의 표면이 노출되는 깊이까지 건식식각하여 포토레지스트 마스크패턴을 제거하는 단계를 포함하여 콘택부를 형성하는 것을 특징으로 하는 반도체 소자의 콘택부의 형성방법.
  3. 제 2 항에 있어서, 상기 (다)단계에서 공정온도를 80-110℃로 하고 산소가스를 주입하여 공정을 진행하는 것을 특징으로 하는 반도체 소자의 콘택부와 그의 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035541A 1995-10-16 1995-10-16 반도체 소자의 콘택부 및 그의 형성방법 KR0184055B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035541A KR0184055B1 (ko) 1995-10-16 1995-10-16 반도체 소자의 콘택부 및 그의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035541A KR0184055B1 (ko) 1995-10-16 1995-10-16 반도체 소자의 콘택부 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR970023714A true KR970023714A (ko) 1997-05-30
KR0184055B1 KR0184055B1 (ko) 1999-04-15

Family

ID=19430274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035541A KR0184055B1 (ko) 1995-10-16 1995-10-16 반도체 소자의 콘택부 및 그의 형성방법

Country Status (1)

Country Link
KR (1) KR0184055B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470125B1 (ko) * 2002-09-09 2005-02-05 동부아남반도체 주식회사 복수레벨의 다마신 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470125B1 (ko) * 2002-09-09 2005-02-05 동부아남반도체 주식회사 복수레벨의 다마신 패턴 형성 방법

Also Published As

Publication number Publication date
KR0184055B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR970018137A (ko) 웨이퍼 처리 방법
KR970023714A (ko) 반도체 소자의 콘택부 및 그의 형성방법
KR950034591A (ko) 반도체 장치의 제조 방법
KR950025953A (ko) 반도체소자의 소자분리막 형성방법
KR930020601A (ko) 폴리실리콘 패턴형성시 생성되는 폴리머 제거방법
KR970052224A (ko) 반도체 장치의 접촉장 형성방법
KR970003856A (ko) 반도체 소자 제조시 콘택홀 형성 방법
KR960026210A (ko) 미세콘택 형성방법
KR960026229A (ko) 반도체소자의 미세콘택 형성방법
KR970052397A (ko) 반도체 장치의 제조방법
KR970052510A (ko) 반도체 소자의 금속 배선 형성 방법
KR980005405A (ko) 반도체 소자의 폴리 플러그 제조방법
KR970054071A (ko) 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법
KR970008483A (ko) 반도체장치 제조방법
KR970024271A (ko) 반도체장치의 금속 샐리사이드 형성방법
KR970013031A (ko) 반도체 장치의 접촉창 형성방법
KR970052306A (ko) 반도체 소자의 콘택 홀 형성 방법
KR950019933A (ko) 반도체 소자의 제조방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR960026289A (ko) 반도체 소자의 콘택홀 형성방법
KR970003518A (ko) 반도체 소자의 접촉창 형성 방법
KR960026282A (ko) 반도체 소자의 패턴 형성방법
KR970054111A (ko) 반도체소자의 제조방법
KR960026635A (ko) 금속배선 형성방법
KR970051889A (ko) 반도체 소자의 자기 정렬 마스크 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee