KR970054071A - 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법 - Google Patents
이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법 Download PDFInfo
- Publication number
- KR970054071A KR970054071A KR1019950059238A KR19950059238A KR970054071A KR 970054071 A KR970054071 A KR 970054071A KR 1019950059238 A KR1019950059238 A KR 1019950059238A KR 19950059238 A KR19950059238 A KR 19950059238A KR 970054071 A KR970054071 A KR 970054071A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- spacer
- forming
- oxide film
- cell capacitor
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 19
- 229920005591 polysilicon Polymers 0.000 claims abstract 19
- 238000005530 etching Methods 0.000 claims abstract 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 6
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체장치의 셀 커패시터로 사용되는 폴리실리콘의 두께를 높게 형성하지 않고, 이중 스페이서를 사용하여 셀 커패시터의 커패시턴스를 증대시킬 수 있는 반도체장치의 셀 커패시터 형성방법에 관한 것으로, 반도체장치의 셀 커패시터가 형성될 콘택홀 영역에 형성된 기판전면에 제1폴리실리콘을 형성하는 공정과; 상기 제1폴리실리콘 상에 포토레지스트를 도포하여 패터닝하는 공정과; 상기 포토레지스트 패턴을 포토마스크로 사용하여 상기 제1폴리실리콘을 소정의 두께로 식각하여 공정과; 상기 포토레지스트를 제거하고, 상기 제1폴리실리콘 상에 상부산화막을 형성하는 공정과; 상기 상부산화막을 에치백하여 제1스페이서를 형성하는 공정과; 상기 제1스페이서를 포함하는 상기 제1폴리실리콘 상에 제2폴리실리콘을 형성하는 공정과; 상기 제2폴리실리콘을 에치백하여 제2스페이서를 형성하는 공정과; 상기 상부산화막으로 형성된 제1스페이서 및 상기 하부산화막을 식각하는 공정을 포함하고 있다. 이 방법에 의해서 폴리실리콘의 두께를 높게 형성하여 반도체장치의 셀커패시터의 커패시턴스를 중대시키는 종래 셀 커패시터 형성 공정에서의 스케일 문제를 해결할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1G도는 본 발명의 실시예에 따른 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법을 보여주는 순차 공정도.
Claims (6)
- 반도체장치의 셀 커패시터가 형성될 콘택홀 영역이 형성된 기판전면에 제1폴리실리콘(18)을 형성하는 공정과; 상기 제1폴리실리콘(18) 상에 포토레지스트(20)를 도포하여 패터닝하는 공정과; 상기 포토레지스트 패턴을 포토마스크 이용하여 상기 제1폴리실리콘(18)을 소정의 두께로 식각하는 공정과; 상기 포토레지스트를 제거하고, 상기 제1폴리실리콘(18)상에 상부산화막(22)을 형성하는 공정과; 상기 상부산화막(22)을 에치백하여 제1스페이서(22)를 형성한는 공정과; 상기 제1스페이서(22)를 포함하는 상기 제1폴리실리콘(18)상에 제2폴리 실리콘(24)을 형성하는 공정과; 상기 제2폴리실리콘(24)을 에치백하여 제2스페이서(24)를 형성하는 공정과; 상기 상부산화막(22)으로 형성된 상기 제1스페이서(22) 및 상기 하부산화막(16)을 식각하는 공정을 포함하는 것을 특징으로 하는 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법.
- 제1항에 있어서, 상기 제1폴리실리콘(18)은 약5000Å 이상의 범위내에서 형성되는 것을 특징으로 하는 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법.
- 제1항에 있어서, 상기 제1폴리실리콘(18)은 상기 포토마스크를 이용한 식각공정에서 약 3500Å의 범위내에서 식각되는 것을 특징으로 하는 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법.
- 제1항에 있어서, 상기 스페이서(22)를 형성하기 위한 산화막은 고온산화막인 것을 특징으로 하는 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법.
- 제1항 또는 제4항 중 어느 한 항에 있어서, 상기 제1스페이서(22)를 형성하기 위한 산화막은 약 800Å정도의 범위내에서 형성되는 것을 특징으로 하는 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법.
- 제1항에 있어서, 상기 제2폴리실리콘(24)은 약 1000Å정도의 범위내에서 형성되는 것을 특징으로 하는 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950059238A KR970054071A (ko) | 1995-12-27 | 1995-12-27 | 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950059238A KR970054071A (ko) | 1995-12-27 | 1995-12-27 | 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970054071A true KR970054071A (ko) | 1997-07-31 |
Family
ID=66619890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950059238A KR970054071A (ko) | 1995-12-27 | 1995-12-27 | 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970054071A (ko) |
-
1995
- 1995-12-27 KR KR1019950059238A patent/KR970054071A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950021728A (ko) | 박막트랜지스터 제조방법 | |
| KR970054071A (ko) | 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법 | |
| KR960026297A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR940018710A (ko) | 홀로그램 광학 소자의 제조 방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR960039113A (ko) | 정렬마크 형성방법 | |
| KR960026282A (ko) | 반도체 소자의 패턴 형성방법 | |
| KR940016508A (ko) | 경사면을 갖는 반도체 소자의 콘택 제조 방법 | |
| KR970023756A (ko) | 반도체장치의 스페이서 형성방법 | |
| KR970004092A (ko) | 평탄화된 박막 트랜지스터의 제조 방법 | |
| KR970051905A (ko) | 미세 패턴 형성을 위한 레지스트 패턴 형성 방법 | |
| KR950004408A (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970023714A (ko) | 반도체 소자의 콘택부 및 그의 형성방법 | |
| KR950021522A (ko) | 반도체 장치의 미세 도전라인 형성방법 | |
| KR970053941A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR970018180A (ko) | 반도체 소자 제조방법 | |
| KR950001925A (ko) | 반도체소자 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR970051889A (ko) | 반도체 소자의 자기 정렬 마스크 형성방법 | |
| KR950024345A (ko) | 반도체 메모리장치 제조방법 | |
| KR970012988A (ko) | 원통형 커패시터 제조방법 | |
| KR970052192A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |