KR970052785A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR970052785A
KR970052785A KR1019950048009A KR19950048009A KR970052785A KR 970052785 A KR970052785 A KR 970052785A KR 1019950048009 A KR1019950048009 A KR 1019950048009A KR 19950048009 A KR19950048009 A KR 19950048009A KR 970052785 A KR970052785 A KR 970052785A
Authority
KR
South Korea
Prior art keywords
insulating film
substrate
field
polycrystalline silicon
forming
Prior art date
Application number
KR1019950048009A
Other languages
English (en)
Other versions
KR0179158B1 (ko
Inventor
정문모
정병태
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950048009A priority Critical patent/KR0179158B1/ko
Publication of KR970052785A publication Critical patent/KR970052785A/ko
Application granted granted Critical
Publication of KR0179158B1 publication Critical patent/KR0179158B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 부분별로 게이트 산화막의 두께를 조절하여 소자의 특성을 극대화시키는데 적합하도록 한 반도체 소자 제조방법에 관한 것이다.
이를 위한 본 발명의 반도체 소자 제조방법은 기판위에 필드영역과 정의된 기판위의 필드영역에 필드 절연막을 형성하는 단계, 상기 필드 절연막이 형성된 기판위에 제1절연막과 제1다결정 실리콘을 차례로 형성하는 단계, 소자의 특성상 두께가 얇은 제1절연막을 요하는 영역의 상기 기판이 노출되지 않도록 상기 제1다결정 실리콘과 제1절연막을 일정 깊이로 제거하여 얇은 두께를 갖는 상기 제1절연막을 형성하는 단계, 상기 필드 절연막이 형성된 기판 전면에 제2다결정 실리콘과 제2절연막을 형성하는 단계, 상기 제2다결정 실리콘과 제2절연막을 선택적으로 제거하여 게이트 전극을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 소자 제조공정 단면도.

Claims (1)

  1. 기판위에 필드영역과 활성영역으로 정의된 기판위의 필드영역에 필드 절연막을 형성하는 단계, 상기 필드 절연막이 형성된 기판위에 제1절연막과 제1다결정 실리콘을 차례로 형성하는 단계, 소자의 특성상 두께가 얇은 제1절연막을 요하는 영역의 상기 기판이 노출되지 않도록 상기 제1다결정 실리콘과 제1절연막을 일정 깊이로 제거하여 얇은 두께를 갖는 상기 제1절연막을 형성하는 단계, 상기 필드 절연막이 형성된 기판 전면에 제2다결정 실리콘과 제2절연막을 형성하는 단계, 상기 제2다결정 실리콘과 제2절연막을 선택적으로 제거하여 게이트 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048009A 1995-12-08 1995-12-08 반도체 소자 제조방법 KR0179158B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048009A KR0179158B1 (ko) 1995-12-08 1995-12-08 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048009A KR0179158B1 (ko) 1995-12-08 1995-12-08 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR970052785A true KR970052785A (ko) 1997-07-29
KR0179158B1 KR0179158B1 (ko) 1999-04-15

Family

ID=19438773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048009A KR0179158B1 (ko) 1995-12-08 1995-12-08 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR0179158B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030770A (ko) * 1997-10-06 1999-05-06 윤종용 비대칭 게이트 산화막 구조를 가지는 복합 반도체장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030770A (ko) * 1997-10-06 1999-05-06 윤종용 비대칭 게이트 산화막 구조를 가지는 복합 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR0179158B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR890003028A (ko) 고저항 다결정 실리콘의 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR930009116A (ko) 박막트랜지스터와 그의 제조방법
KR950024300A (ko) 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR950004548A (ko) 반도체소자 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR950021090A (ko) 반도체 소자의 콘택홀 형성방법
KR970052255A (ko) 반도체 소자의 콘택홀 매립 방법
KR960036142A (ko) 박막트랜지스터 구조 및 제조방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법
KR970054050A (ko) 반도체장치의 커패시터 제조방법
KR960019603A (ko) 박막 트랜지스터의 제조방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR950021781A (ko) 반도체 소자의 게이트 측벽 스페이서 형성 방법
KR960026165A (ko) 반도체 소자 콘택홀 형성방법
KR910005441A (ko) 실리사이드를 사용한 매설 접촉 형성방법
KR960026121A (ko) 반도체 소자 제조방법
KR950004588A (ko) 모스(mos)트랜지스터 게이트전극 제조방법
KR920013625A (ko) 반도체장치의 이온 주입 방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR970004092A (ko) 평탄화된 박막 트랜지스터의 제조 방법
KR970018213A (ko) 반도체 장치에서 필드 산화막 제조 방법
KR910013511A (ko) 반도체 소자의 소자분리 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee