KR970018213A - 반도체 장치에서 필드 산화막 제조 방법 - Google Patents

반도체 장치에서 필드 산화막 제조 방법 Download PDF

Info

Publication number
KR970018213A
KR970018213A KR1019950031088A KR19950031088A KR970018213A KR 970018213 A KR970018213 A KR 970018213A KR 1019950031088 A KR1019950031088 A KR 1019950031088A KR 19950031088 A KR19950031088 A KR 19950031088A KR 970018213 A KR970018213 A KR 970018213A
Authority
KR
South Korea
Prior art keywords
film
forming
etching
field oxide
semiconductor substrate
Prior art date
Application number
KR1019950031088A
Other languages
English (en)
Inventor
문재환
장성남
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950031088A priority Critical patent/KR970018213A/ko
Publication of KR970018213A publication Critical patent/KR970018213A/ko

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 장치의 셀 내의 일부 트랜지스터의 폭을 변환시켜 반도체 디바이스의 저전압화를 실현할 수 있는 필드 산화막을 형성하는 방법에 관한 것으로서, 반도체 기판상에 제1절연막을 형성한 후, 버퍼역할을 하는 막질을 형성하고, 사진공정 및 식각 공정을 이용하여 소정의 영역에 상기 버퍼막을 소정의 두께까지 식각하는 단계; 상기 식각된 반도체 기판의 전면에 질화막인 제2절연막을 형성하는 단계; 제2절연막이 형성된 반도체 기판 상에 사진공정 및 식각 공정을 이용하여 활성영역 이외에 제2절연막을 식각한 후 필드 산화막을 형성하는 단계를 포함한다.
따라서, 상술한 바와 같이 본 발명에 따른 필드 산화막의 길이를 조절하여 셀 비를 개선하고, 이 개선된 셀 비값으로부터 반도체 장치의 저전압화를 실현할 수 있는 효과를 갖는다.
</SUMMARY

Description

반도체 장치에서 필드 산화막 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3G도는 본 발명에 의한 필드 산화막 형성을 보이는 도면이다.

Claims (4)

  1. 반도체 장치의 필드 산화막 형성방법에 있어서, 반도체 기판상에 제1절연막을 형성한 후, 버퍼역할을 하는 막질을 형성하고, 사진공정 및 식각 공정을 이용하여 소정의 영역에 상기 버퍼막을 소정의 두께까지 식각하는 단계; 상기 식각된 반도체 기판의 전면에 질화막인 제2절연막을 형성하는 단계; 제2절연막이 형성된 반도체 기판 상에 사진공정 및 식각 공정을 이용하여 활성영역 이외에 제2절연막을 식각한 후 필드 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 필드 산화막 형성방법.
  2. 제1항에 있어서, 제1절연막은 산화막으로 하고, 버퍼 역할을 하는 막질은 폴리실리콘 막 또는 아모르포러스 폴리 실리콘 막으로 하며, 제2절연막은 실리콘질소(SiN)막을 이용하는 것을 특징으로 하는 필드 산화막 형성 방법.
  3. 반도체 장치의 필드 산화막 형성방법에 있어서, 반도체 기판상에 제1절연막을 형성하고 버퍼 역할을 하는 막을 형성한 후 제2절연막을 형성하는 단계, 상기 제1 및 제2절연막을 형성한 반도체 기판 상에 사진공정 및 식각공정을 거쳐 소정의 영역에 상기 제2절연막을 소정의 두께까지 식각하는 단계; 상기 제2절연막이 식각된 반도체 기판 상에 사진공정 및 식각공정을 이용하여 전체 활성소자 영역 이외의 제2절연막을 식각한 후 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 필드 산화막 형성방법.
  4. 제3항에 있어서, 제1절연막은 산화막으로 하고, 버퍼 역할을 하는 자질을 폴리실리콘 막 또는 아오르포러스 폴리 실리콘 막으로 하며, 제2절연막은 실리콘질소(SiN)막을 이용하는 것을 특징으로 하는 필드 산화막 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031088A 1995-09-21 1995-09-21 반도체 장치에서 필드 산화막 제조 방법 KR970018213A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031088A KR970018213A (ko) 1995-09-21 1995-09-21 반도체 장치에서 필드 산화막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031088A KR970018213A (ko) 1995-09-21 1995-09-21 반도체 장치에서 필드 산화막 제조 방법

Publications (1)

Publication Number Publication Date
KR970018213A true KR970018213A (ko) 1997-04-30

Family

ID=66616184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031088A KR970018213A (ko) 1995-09-21 1995-09-21 반도체 장치에서 필드 산화막 제조 방법

Country Status (1)

Country Link
KR (1) KR970018213A (ko)

Similar Documents

Publication Publication Date Title
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR980005441A (ko) 반도체 소자의 제조 방법
KR970018213A (ko) 반도체 장치에서 필드 산화막 제조 방법
KR970023815A (ko) 습식 식각을 이용한 박막 트랜지스터의 제조 방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR950015661A (ko) 박막 트랜지스터의 제조방법
KR950004548A (ko) 반도체소자 제조방법
KR950021262A (ko) 반도체 소자의 게이트 전극 형성방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
KR970018610A (ko) 반도체 소자의 구조 및 제조방법
KR970003962A (ko) 반도체 소자의 고집적 트렌지스터 제조 방법
JPH0621097A (ja) 薄膜トランジスタ及びその製造方法
KR970054413A (ko) 비휘발성 메모리 소자 및 제조방법
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR950021781A (ko) 반도체 소자의 게이트 측벽 스페이서 형성 방법
KR950007150A (ko) 반도체 박막트랜지스터(tft)제조방법
KR960019741A (ko) 에스램(sram) 셀 및 그 제조방법
KR940016944A (ko) 실리콘 질화막을 사용한 얕은 접합 형성방법
KR970054050A (ko) 반도체장치의 커패시터 제조방법
KR970018718A (ko) 오프셋 길이를 증가시킨 박막 트랜지스터의 제조방법
KR920015566A (ko) 메모리 셀 제조방법
KR960026478A (ko) 트랜지스터의 게이트전극 형성방법
KR940022787A (ko) 반도체 소자 절연방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination