KR970003937A - 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 - Google Patents
금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR970003937A KR970003937A KR1019950017239A KR19950017239A KR970003937A KR 970003937 A KR970003937 A KR 970003937A KR 1019950017239 A KR1019950017239 A KR 1019950017239A KR 19950017239 A KR19950017239 A KR 19950017239A KR 970003937 A KR970003937 A KR 970003937A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- polycrystalline silicon
- field effect
- effect transistor
- gate electrode
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 MOSFET 제조 방법에 있어서, 게이트 전극용 다결정 실리콘 위에 형성시킨 산화막을 게이트 전극 패턴을 형성할 다결정 실리콘 위에 형성시켜 게이트 전극 패턴을 제외한 다결정 실리콘층의 건식 식각시 마스크막으로 활용하는 MOSFET 제조방법에 관한 것이다.
이와같은 본 발명의 MOSFET 제조방법은 반도체 기판위에 제1산화막을 성장시키고, 성장된 게이트 산화막 위에 다결정 실리콘 층 및 제2산화막을 순차적으로 형성하는 과정과, 상기 제2산화막의 게이트 전극이 형성될 위치에 감광막 마스크 패턴을 형성하여 노출된 제2산화막을 식각하여 제거한 다음, 감광막을 스트립하는 과정과, 상기 제2산화막이 도포되지 않은 다결정 실리콘층 부분을 상기 제2산화막을 마스크로 하여 식각하는 과정을 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 기술에 따른 MOSFET의 제조방법을 설명하기 위한 도면, 제2도는 본 발명의 기술에 따른 MOSFET의 제조방법을 설명하기 위한 흐름도.
Claims (3)
- 반도체 기판위에 제1산화막을 성장시키고, 성장된 게이트 산화막 위에 다결정 실리콘 층 및 제2산화막을 순차적으로 형성하는 과정과, 상기 제2산화막의 게이트 전극이 형성될 위치에 감광막 마스크 패턴을 형성하여 노출된 제2산화막을 식각하여 제거한 다음, 감광막을 스트립하는 과정과, 상기 제2산화막이 도포되지 않은 다결정 실리콘층 부분을 상기 제2산화막을 마스크로 하여 식각하는 과정을 포함하는 것을 특징으로 하는 금속 산화물 실리콘 전계 효과 트랜지스터.
- 제1항에 있어서, 상기 제2산화막은 TEOS 산화막을 300-1000Å의 두께 범위로 형성시키는 것을 특징으로 하는 금속 산화물 실리콘 전계 효과 트랜지스터.
- 제1항에 있어서, 상기 제2산화막은 상기 다결정 실리콘을 300-1000Å의 두께 범위로 산화시켜 형성시키는 것을 특징으로 하는 금속 산화물 실리콘 전계 효과 트랜지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017239A KR970003937A (ko) | 1995-06-24 | 1995-06-24 | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950017239A KR970003937A (ko) | 1995-06-24 | 1995-06-24 | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970003937A true KR970003937A (ko) | 1997-01-29 |
Family
ID=66524335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950017239A KR970003937A (ko) | 1995-06-24 | 1995-06-24 | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970003937A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170021683A (ko) | 2015-08-18 | 2017-02-28 | 박태열 | 개량된 조립구조를 갖는 사다리 |
-
1995
- 1995-06-24 KR KR1019950017239A patent/KR970003937A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170021683A (ko) | 2015-08-18 | 2017-02-28 | 박태열 | 개량된 조립구조를 갖는 사다리 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970024021A (ko) | 반도체 장치의 제조 방법(method of manufacturing a semiconductor device) | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR970053102A (ko) | 모스전계효과 트랜지스터의 제조방법 | |
| KR950021107A (ko) | 콘택홀 형성방법 | |
| KR970054242A (ko) | 반도체 소자의 제조방법 | |
| KR970003962A (ko) | 반도체 소자의 고집적 트렌지스터 제조 방법 | |
| KR970030497A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR970008483A (ko) | 반도체장치 제조방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970054433A (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR970054340A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR940016619A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR960026174A (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR970053375A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR970004092A (ko) | 평탄화된 박막 트랜지스터의 제조 방법 | |
| KR960026165A (ko) | 반도체 소자 콘택홀 형성방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR960009204A (ko) | 이피롬의 제조방법 | |
| KR970053021A (ko) | 반도체 소자의 형성 방법 | |
| KR950021262A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970023987A (ko) | 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device) | |
| KR950021078A (ko) | 반도체장치의 제조방법 | |
| KR880013236A (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |