KR950021078A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR950021078A
KR950021078A KR1019930028858A KR930028858A KR950021078A KR 950021078 A KR950021078 A KR 950021078A KR 1019930028858 A KR1019930028858 A KR 1019930028858A KR 930028858 A KR930028858 A KR 930028858A KR 950021078 A KR950021078 A KR 950021078A
Authority
KR
South Korea
Prior art keywords
material layer
forming
insulating film
interlayer insulating
layer
Prior art date
Application number
KR1019930028858A
Other languages
English (en)
Other versions
KR0130379B1 (ko
Inventor
승성표
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930028858A priority Critical patent/KR0130379B1/ko
Publication of KR950021078A publication Critical patent/KR950021078A/ko
Application granted granted Critical
Publication of KR0130379B1 publication Critical patent/KR0130379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로, 하프 마이크론(half micron)이하의 반도체소자에 이용할 수 있는 미세 콘택형성을 위해 반도체기판(11)상에 트랜지스터를 형성하는 공정과, 상기 결과물 전면에 식각저지층(4)상에 층간절연막(50)을 형성하는 공정, 상기 층간절연막(5)상에 제1물질층(6)을 형성하는 공정, 상기 제1물질층(6)상에 제2물질층(7)을 형성하는 공정, 상기 제2물질층(7)상에 포토레지스트(PR)를 도포한 후 사진식각공정을 통해소정의 코택홀 패턴으로 패터닝하는 공정, 상기 포토레지스트패턴을 마스크로 하여 상기 제2 물질층(7)과 제1물질층(6)을 식각하고 계속해서 상기 층간절연막(5)을 일정두께만큼 식각해내는 공정, 상기 포토레지스트패턴을 제거하는 공정, 결과물 전면에 제3 물질층(9)을 형성하는 공정, 상기 제3 물질층(9)을 에치백하여 측변스페이서(10)를 형성하는 공정, 상기 측벽스페이서(10)와 제1물질층(6)을 이용하여 상기 층간절연막(5)의 나머지 부분을 식각하여 콘택홀을 형성하는 공정으로 이루어지는 반도체장치 제조방법을 제공한다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체장치 코택 형성방법을 도시한 공정순서도.

Claims (10)

  1. 반도체기판(11)상에 트랜지스터를 형성하는 공정과, 상기 결과물 전면에 식각저지층(4)을 형성하는 공정, 상기 식각저지층(4)상에 층간절연막(5)을 형성하는 공정, 상기 층간절연막(5)상에 제1물질층(6)을 형성하는 공정, 상기 제2물질층(7)상에 포토레지스트(PR)를 도포한 후 사진식각공정을 통해 소정의 콘택홀 패턴으로 패터닝하는 공정, 상기 포토레지스트패턴을 마스크로 하여 상기 제2물질층(7)과 제1물질층(6)을 식각하고 계속해서 상기 층간절연막(5)을 일정두께만큼 식각해내는 공정, 상기 포토레지스트패턴을 제거하는 공정, 결과물 전면에 제3 물질층(9)을 형성하는 공정, 상기 제3 물징층(9)을 에치백하여 측벽스페이서(10)를 형성하는 공정, 상기 측벽스페이서(10)와 제1 물질층(6)을 이용하여 상기 층간절연막(5)의 나머지 부분을 식각하여 콘택홀을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
  2. 제1항에 있어서, 상기 식각저지층(4)은 상기 층간절연막(5)과 식각선택비를 가지는 물질로 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제2항에 있어서, 상기 식각저지층은 질화막으로 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제2항에 있어서, 상기 식각저지층은 500-1000Å두께로 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제1항에 있어서, 상기 층간절연막(5)은 BPSG나 USG등의 산화막으로 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
  6. 제1항에 있어서, 상기 제1 물질층(6)은 상기 층간절연막과 식각선택비를 가지는 물질로 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
  7. 제6항에 있어서, 상기 제1 물질층은 질화막, 실리사이드, 다결정실리콘 및 금속중에서 선택한 어느 하나로 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
  8. 제1항에 있어서, 상기 제1 물질층(7)은 산화막을 얇게 증착하여 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
  9. 제1항에 있어서, 상기 제3 물질층(9)은 층간절연막(5)과 식각선택비를 가지는 물질로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  10. 제9항에 있어서, 상기 제3 물질층(9)은 질화막, 실리사이드, 다결정실리콘 및 금속중에서 선택한 어느 하나로 형성하는 것을 특징으로 하는 반도체장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930028858A 1993-12-21 1993-12-21 반도체장치의 제조방법 KR0130379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930028858A KR0130379B1 (ko) 1993-12-21 1993-12-21 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930028858A KR0130379B1 (ko) 1993-12-21 1993-12-21 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR950021078A true KR950021078A (ko) 1995-07-26
KR0130379B1 KR0130379B1 (ko) 1998-04-06

Family

ID=19371948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028858A KR0130379B1 (ko) 1993-12-21 1993-12-21 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0130379B1 (ko)

Also Published As

Publication number Publication date
KR0130379B1 (ko) 1998-04-06

Similar Documents

Publication Publication Date Title
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
KR940010205A (ko) 고집적 반도체 소자의 콘택홀 형성 방법
US5942787A (en) Small gate electrode MOSFET
KR950021078A (ko) 반도체장치의 제조방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR960026585A (ko) 반도체소자의 소자분리 산화막의 제조방법
KR950021107A (ko) 콘택홀 형성방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
KR970007788B1 (ko) 반도체소자의 콘택홀 형성방법
KR960002547A (ko) 반도체 소자의 콘택홀 형성방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR940022854A (ko) 반도체장치의 접촉창 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR970053941A (ko) 반도체 소자의 전하저장전극 제조방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR970077456A (ko) 반도체 소자의 콘택 홀 형성 방법
KR960002739A (ko) 반도체 소자의 필드 산화막 형성방법
KR950027971A (ko) 반도체소자의 미세패턴 제조방법
KR950014972A (ko) 반도체 장치의 제조방법
KR940016878A (ko) 반도체 소자의 자기정렬콘택 형성방법
KR960026221A (ko) 반도체 소자 제조방법
KR950021400A (ko) 필드산화막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee