KR960015751A - 반도체소자의 미세패턴 형성방법 - Google Patents
반도체소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR960015751A KR960015751A KR1019940028193A KR19940028193A KR960015751A KR 960015751 A KR960015751 A KR 960015751A KR 1019940028193 A KR1019940028193 A KR 1019940028193A KR 19940028193 A KR19940028193 A KR 19940028193A KR 960015751 A KR960015751 A KR 960015751A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- conductive layer
- insulating layer
- insulating
- film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 제1전도층 상부에 제1절연막, 제2전도층 및 제2절연막을 형성하고 그 상부에 패턴을 형성하기 위한 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로 하여 제2절연막과 제2전도층을 식각하고 식각면에 제3절연막 스페이서를 형성한 다음, 노출된 제1절연막 상부에 액상증착산화막을 형성하고 식각선택비를 이용하여 상기 제3절연막 스페이서, 제2절연막 및 제2전도층을 식각한 다음, 상기 제1절연막 두께만큼 전면식각하고 남아있는 액상증착산화막과 제1절연막을 마스크로 하여 제1전도층을 식각함으로써 에칭된 미세패턴을 형성하여 반도체소자의 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명의 실시예에 따른 반도체소자의 미세패턴 형성공정도.
Claims (7)
- 제1전도층 상부에 제1절연막을 형성하는 공정과, 상기 기초산화막 상부에 제2전도층을 형성하는 공정과, 상기 제2전도층 상부에 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 에칭된 패턴을 형성하기 위한 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 제2절연막과 제2전도층을 순차적으로 식각하는 동시에 상기 제1절연막을 노출시키는 공정과, 상기 식각된 제2절연막과 제2전도층 측벽에 제3절연막 스페이서를 형성하는 공정과, 상기 제3절연막 스페이서 사이로 노출된 제1절연막 상부에 액상증착산화막을 일정두께 형성하는 공정과, 상기 액상증착산화막과 제3절연막 스페이서, 제2절연막 및 제2전도층의 식각선택비를 이용하여 제3절연막 스페이서, 제2절연막 및 제2전도층을 제거하는 공정과, 상기 제1절연막 두께만큼 전면 식각하여 상기 제1전도층을 노출시키는 공정과, 상기 액상증착산화막과 제1절연막을 마스크로 하여 상기 제1전도층을 식각함으로써 종래의 마스크보다 적은 예정된 패턴을 형성하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 제1전도층은 다결정실리콘 및 폴리사이드로 이루어지는 군에서 임의로 한가지를 선택하여 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 제2전도층은 다결정실리콘 및 폴리사이드로 이루어지는 군에서 임의로 한가지를 선택하여 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 제2절연막 실리콘질화막으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 제3절연막 스페이서는 예정된 패턴의 폭을 조절하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제1항 또는 제5항에 있어서, 상기 제3절연막 스페이서는 실리콘질화막으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 액상증착산화막은 상기 제1절연막보다 두껍게 형성하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028193A KR960015751A (ko) | 1994-10-31 | 1994-10-31 | 반도체소자의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028193A KR960015751A (ko) | 1994-10-31 | 1994-10-31 | 반도체소자의 미세패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960015751A true KR960015751A (ko) | 1996-05-22 |
Family
ID=66687708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940028193A KR960015751A (ko) | 1994-10-31 | 1994-10-31 | 반도체소자의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015751A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406725B1 (ko) * | 2001-09-25 | 2003-11-21 | 이종덕 | 극미세 다중 패턴의 형성 방법 |
-
1994
- 1994-10-31 KR KR1019940028193A patent/KR960015751A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406725B1 (ko) * | 2001-09-25 | 2003-11-21 | 이종덕 | 극미세 다중 패턴의 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960015739A (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR960019522A (ko) | 반도체 소자의 플러그 형성방법 | |
| KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| KR960026297A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR970003564A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR950034415A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR970052317A (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR950027971A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960001881A (ko) | 반도체소자의 미세 도전층 패턴 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960039272A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
| KR970052486A (ko) | 측벽 산화막을 가지는 접촉창 형성 방법 | |
| KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960035810A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR950015607A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR950014972A (ko) | 반도체 장치의 제조방법 | |
| KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR970052761A (ko) | 반도체소자의 패턴 형성방법 | |
| KR970024007A (ko) | 반도체장치의 콘택 형성방법 | |
| KR960002547A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970030404A (ko) | 반도체 장치의 층간절연막 평탄화 방법 | |
| KR960026791A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |