KR970024007A - 반도체장치의 콘택 형성방법 - Google Patents

반도체장치의 콘택 형성방법 Download PDF

Info

Publication number
KR970024007A
KR970024007A KR1019950034351A KR19950034351A KR970024007A KR 970024007 A KR970024007 A KR 970024007A KR 1019950034351 A KR1019950034351 A KR 1019950034351A KR 19950034351 A KR19950034351 A KR 19950034351A KR 970024007 A KR970024007 A KR 970024007A
Authority
KR
South Korea
Prior art keywords
forming
poly
pad
pad poly
insulating film
Prior art date
Application number
KR1019950034351A
Other languages
English (en)
Other versions
KR0166203B1 (ko
Inventor
강창진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950034351A priority Critical patent/KR0166203B1/ko
Publication of KR970024007A publication Critical patent/KR970024007A/ko
Application granted granted Critical
Publication of KR0166203B1 publication Critical patent/KR0166203B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패드 폴리를 이용하는 안정된, 반도체장치에서의 콘택 형성방법이 개시되어 있다.
본 발명에 의한 반도체장치의 콘택형성방법은, 게이트 폴리(31)가 형성된 반도체기판(30)상에 제 1 층간 절연막(32)을 증착하고, 상기 게이트 폴리(31) 사이의 상기 반도체기판(30)을 노출시키고, 전면에 패드 폴리층(34)을 증착한 후 상기 패드 폴리층(34)을 에치백하며, 포토리소그래피기술로 패드 폴리를 형성할 영역상에 포토레지스트 패턴(36)을 형성하고, 식각공정에 의하여 상기 포토레지스트 패턴(36) 하부에 패드 폴리(35)를 형성하는 단계 및 전면에 제 2 층간 절연막(37)을 증착하고 통상적인 에칭공정에 의해 콘택홀(38)을 형성하는 단계를 구비하여 이루어진다.
따라서, 폴리머 스페이서를 사용하지 않아 공정이 안정되며, 패드 폴리의 두께를 낮게 할 수 있으므로 디바이스의 수직방향으로의 스케일 다운의 얻을 수 있다.

Description

반도체장치의 콘택 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2A도 내지 제 2D도는 본 발명의 일 실시예에 의한 반도체장치의 콘택 형성방법을 설명하기 위해 도시된 단면도들이다.

Claims (4)

  1. 복수의 게이트 폴리(31)가 형성된 반도체기판(30)상에 제 1 층간 절연막(32)을 증착하는 단계와; 상기 인접하는 게이트 폴리(31) 사이의 상기 반도체기판(30)이 노출되도록 상기 제 1 층간 절연막(32)의 소정 부분을 제거하는 단계와; 상기 노출된 반도체기판(30)과 상기 제 1 층간 절연막(32)상의 전면에 패드 폴리층(34)을 증착한 후 상기 패드 폴리층(34)을 에치백하는 단계와; 포토레지스트를 이용한 포토리소그래피기술로 패드 폴리를 형성 할 영역상에 포토레지스트 패턴(36)을 형성하는 단계와; 식각공정에 의하여 상기 포토레지스트 패턴(36) 하부에 패드 폴리(35)를 형성하는 단계; 및 반도체기판의 전면에 제 2 층간 절연막(37)을 증착하고 통상적인 에칭공정에 의해 콘택홀(39)을 형성하는 단계;를 구비하여 이루어진 것을 특징으로 하는 반도체장치의 콘택 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 층간 절연막(32)으로 질화실리콘(SiN)을 증착하여 형성하는 것을 특징으로 하는 상기 반도체장치의 콘택 형성방법.
  3. 제 1 항에 있어서, 상기 패드 폴리층(34)를 에치백하는 단계에서 잔존하는 패드 폴리층의 두께를 500Å 이하가 되게 형성하는 것을 특징으로 하는 상기 반도체장치의 콘택 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 패드 폴리(35)를 형성하기 위한 식각공정은 실리콘(Si) 및 질화실리콘(SiN)에 대한 선택비가 10 : 1 이상에서 실시하는 것을 특징으로 하는 상기 반도체장치의 콘택 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034351A 1995-10-06 1995-10-06 반도체장치의 콘택 형성방법 KR0166203B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034351A KR0166203B1 (ko) 1995-10-06 1995-10-06 반도체장치의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034351A KR0166203B1 (ko) 1995-10-06 1995-10-06 반도체장치의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR970024007A true KR970024007A (ko) 1997-05-30
KR0166203B1 KR0166203B1 (ko) 1999-02-01

Family

ID=19429481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034351A KR0166203B1 (ko) 1995-10-06 1995-10-06 반도체장치의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR0166203B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735607B1 (ko) * 2001-03-26 2007-07-04 삼성전자주식회사 패드폴리 형성방법

Also Published As

Publication number Publication date
KR0166203B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR940012650A (ko) 반도체 소자의 콘택제조방법
KR970072380A (ko) 반도체 장치 및 그 제조 방법
KR970024007A (ko) 반도체장치의 콘택 형성방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR970052336A (ko) 반도체소자의 콘택홀 형성방법
KR960012425A (ko) 반도체 소자의 소자 분리막 형성방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR960035810A (ko) 반도체 소자의 콘택 형성방법
KR960005957A (ko) 다층배선 형성방법
KR970051889A (ko) 반도체 소자의 자기 정렬 마스크 형성방법
KR960035801A (ko) 반도체 소자의 제조방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR970052444A (ko) 반도체 소자의 콘택홀 형성 방법
KR960008413A (ko) 반도체 소자의 필드 산화막 형성방법
KR960026159A (ko) 반도체 소자의 제조방법
KR970052855A (ko) 반도체 소자의 평탄화 방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR970003647A (ko) 반도체 장치의 층간절연층 평탄화방법
KR980005474A (ko) 반도체 소자 제조방법
KR970017953A (ko) 얼라인 키(align key)패턴 형성 방법
KR970052208A (ko) 반도체 소자의 비아홀 형성방법
KR970003851A (ko) 반도체 소자의 금속배선 형성방법
KR970018103A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee