KR960035801A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR960035801A KR960035801A KR1019950004451A KR19950004451A KR960035801A KR 960035801 A KR960035801 A KR 960035801A KR 1019950004451 A KR1019950004451 A KR 1019950004451A KR 19950004451 A KR19950004451 A KR 19950004451A KR 960035801 A KR960035801 A KR 960035801A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- insulating film
- insulating
- etching
- etch rate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract 11
- 239000002184 metal Substances 0.000 claims abstract 8
- 238000000151 deposition Methods 0.000 claims abstract 7
- 238000005530 etching Methods 0.000 claims abstract 6
- 238000000206 photolithography Methods 0.000 claims abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로서, 특히 식각률이 산화막과 현저한 차이가 있는 절연막을 사용하여 작은 크기의 콘택 홀을 형성할 수 있는 반도체 소자 제조방법에 관한 것으로서, 실리콘 기판 상부에 제1절연막을 증착한 후 사진시각 공정으로 제1절연막의 일정 부분을 식각하는 단계, 상기 제1절연막보다 식각률이 높은 제2절연막을 전체 구조 상부에 증착한 후 사진식각 공정에 의해 상기 제1절연막의 노출되는 끝단이 제2절연막의 노출 부위에 위치하도록 제2절연막을 식각하는 단계, 상기 제2절연막보다 식각률이 높은 제3절연막을 전체 구조 상부에 증착한 후 사진식각 공정으로 상기 제1절연막의 끝단과 제3절연막의 끝단이 일치하도록 제3절연막을 식각하여 콘택 홀을 형성하는 단계 및 소정의 금속 배선을 형성하는 단계로 이루어져서 현저한 식각률의 차이를 가지는 3가지의 절연막을 이용해서 비록 감광막의 노광에 의한 노출 부위가 크더라도 작은 폭의 콘택 홀을 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명에 따른 반도체 소자 제조방법의 제조 공정을 나타내는 단면도.
Claims (3)
- 실리콘 기판 상부에 제1절연막을 증착한 후 사진시각 공정으로 제1절연막의 일정 부분을 식각하는 단계, 상기 제1질연막보다 식각률이 높은 제2절연막을 전체 구조 상부에 증착한 후 사진식각 공정에 의해 상기 제1절연막의 노출되는 끝단이 제2절연막의 노출 부위에 위치하도록 제2절연막을 식각하는 단계, 상기 제2절연막보다 식각률이 높은 제3절연막을 전체 구조 상부에 증착한 후 사진식각 공정으로 상기 제1절연막의 끝단과 제3절연막의 끝단이 일치하도록 제3절연막을 식각하여 콘택 홀을 형성하는 단계 및 소정의 금속 배선을 형성하는 단계로 이루어진 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 금속 배선을 형성하는 단계는 전체 구조 상부에 하부금속막을 증착하고 상기 콘택 홀에만 상기 하부금속막이 남도록 상기 제2, 3절연막 및 하부금속막을 제거한 후 상기 하부금속막 상부에 소정의 패턴으로 상부금속막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 상기 제2, 3절연막 및 하부금속막의 제거는 화학기계적 연마법을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950004451A KR0148326B1 (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 제조방법 |
TW085102620A TW295716B (en) | 1995-03-04 | 1996-03-04 | Methods for forming a contact in a semiconductor device |
US08/610,718 US5648298A (en) | 1995-03-04 | 1996-03-04 | Methods for forming a contact in a semiconductor device |
CN96104049A CN1079578C (zh) | 1995-03-04 | 1996-03-04 | 半导体器件中接触的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950004451A KR0148326B1 (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960035801A true KR960035801A (ko) | 1996-10-28 |
KR0148326B1 KR0148326B1 (ko) | 1998-12-01 |
Family
ID=19409234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950004451A KR0148326B1 (ko) | 1995-03-04 | 1995-03-04 | 반도체 소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0148326B1 (ko) |
-
1995
- 1995-03-04 KR KR1019950004451A patent/KR0148326B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0148326B1 (ko) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5110763A (en) | Process of fabricating multi-level wiring structure, incorporated in semiconductor device | |
KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
KR950021084A (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
KR970067702A (ko) | 반도체 장치 및 그 제조 방법 | |
KR970072380A (ko) | 반도체 장치 및 그 제조 방법 | |
KR960019522A (ko) | 반도체 소자의 플러그 형성방법 | |
KR960035801A (ko) | 반도체 소자의 제조방법 | |
JPH02262338A (ja) | 半導体装置の製造方法 | |
KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
KR950021076A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970072316A (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR960002582A (ko) | 반도체소자의 제조방법 | |
KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 | |
JPH0391243A (ja) | 半導体装置の製造方法 | |
KR970052327A (ko) | 반도체 소자의 금속라인 형성 방법 | |
KR970024007A (ko) | 반도체장치의 콘택 형성방법 | |
KR980003891A (ko) | 노광용 정렬 키 제조방법 | |
KR960005813A (ko) | 반도체소자의 제조방법 | |
KR930006837A (ko) | 금속접착층을 이용한 텅스텐 선택증착방법 | |
KR970053571A (ko) | 반도체 장치 및 그의 제조 방법 | |
KR950025937A (ko) | 반도체 소자의 패드 형성방법 | |
KR950001896A (ko) | 배선층 스텝커버리지 특성 개선방법 | |
KR960002547A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970053509A (ko) | 반도체 소자의 다중 금속층 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |