KR970053571A - 반도체 장치 및 그의 제조 방법 - Google Patents

반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR970053571A
KR970053571A KR1019950067554A KR19950067554A KR970053571A KR 970053571 A KR970053571 A KR 970053571A KR 1019950067554 A KR1019950067554 A KR 1019950067554A KR 19950067554 A KR19950067554 A KR 19950067554A KR 970053571 A KR970053571 A KR 970053571A
Authority
KR
South Korea
Prior art keywords
semiconductor device
metal layer
interlayer insulating
forming
contact hole
Prior art date
Application number
KR1019950067554A
Other languages
English (en)
Other versions
KR100196421B1 (ko
Inventor
김철시
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950067554A priority Critical patent/KR100196421B1/ko
Publication of KR970053571A publication Critical patent/KR970053571A/ko
Application granted granted Critical
Publication of KR100196421B1 publication Critical patent/KR100196421B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 이중 금속 배선을 콘택시키기 위한 콘택홀을 형성할 때, 상기 콘택홀의 측벽에 플러머가 발생하는 것을 방지할 수 있는 반도체 장치 및 그의 제조방법에 관한 것으로, 반도체 기판상의 층간 절연막의 콘택홀을 통하여 상부금속층과 하부금속층이 전기적으로 접촉되어 있는 복수의 반도체 칩을 구비한 반도체 장치에 있어서, 상기 복수의 반도체칩들 사이에 정의된 스크라이브 라인 영역상에 상기 층간절연막이 연장되어 형성된 구조를 갖고, 기판상에 산화막 및 하부 금속층을 순차적으로 형성한 후, 상기 산화막 및 하부 금속층의 패턴을 형성하는 공정과; 상기 하부 금속층을 포함하는 기판 전면에 층간절연막을 형성하는 공정과; 상기 층간절연막상에 포토레지스트를 도포하고, 반도체 장치의 콘택홀이 형성될 영역을 정의하여 상기 포토레지스트를 패터닝하는, 스크라이브 라인 영역의 포토레지스트를 제거되지 않는 공정과; 상기 포토레지스트 패턴을 마스크로 이용하여 스크라이브 라인 영역의 층간절연막은 제거되진 않는, 상기 층간절연막의 콘택홀이 형성될 영역을 식각하는 공정을 포함한다. 이와같은 구조와 방법에 의해서, 반도체 기판의 스크라이브 라인 영역상의 층간절연막을 콘택홀을 형성하는 공정에서 함께 제거함으로써, 콘택홀의 내측벽에 폴리머가 발생되는 종래의 반도체 장치의 제조 공정에서의 문제점을 해결할 수 있다.

Description

반도체 장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A도 내지 제4C도는 제3도에 도시된 반도체 장치의 제조 방법을 보여주고 있는 순차 공정도이다.

Claims (2)

  1. 반도체 기판(10)상의 층간절연막(16)의 콘택홀을 통하여 상부금속층(24)과 하부금속층(14)이 전기적으로 접촉되어 있는 복수의 반도체 칩을 구비한 반도체 장치에 있어서, 상기 복수의 반도체 칩들 사이에 정의된 스크라이브 라인 영역(SL)상에 층간절연막(16)이 연장되어 형성된 구조를 갖는 것을 특징으로 하는 반도체 장치.
  2. 기판(10)상에 산화막(12)및 하부 금속층(14)을 순차적으로 형성한 후, 상기 산화막(12)및 하부 금속층(14)의 패턴을 형성하는 공정과; 상기 산화막(12)및 하부 금속층(14)을 포함하여 상기 기판(10)전면에 층간 절연막(16)을 형성하는 공정과; 상기 층간절연막(16)상에 포토레지스트(18)을 도포하고, 반도체 장치의 콘택홀이 형성될 영역(20a)을 정의하여 상기 포토레지스트(18)를 패터닝하는, 스크라이브 라인영역(SL)의 포토레지스트(18)는 제거되지 않는 공정과 ; 상기 포토레지스트 패턴을 마스크로 이용하여 스크라이브 라인 영역(SL)의 층간 절연막(16)은 제거되지 않는, 상기 층간절연막(16)의 콘택홀이 형성될 영역(20a)을 식각하는 공정을 포함하는 것을특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950067554A 1995-12-29 1995-12-29 반도체 장치 및 그의 제조 방법 KR100196421B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067554A KR100196421B1 (ko) 1995-12-29 1995-12-29 반도체 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067554A KR100196421B1 (ko) 1995-12-29 1995-12-29 반도체 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR970053571A true KR970053571A (ko) 1997-07-31
KR100196421B1 KR100196421B1 (ko) 1999-06-15

Family

ID=19447793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067554A KR100196421B1 (ko) 1995-12-29 1995-12-29 반도체 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100196421B1 (ko)

Also Published As

Publication number Publication date
KR100196421B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR940015698A (ko) 미세한 감광막 패턴 형성 방법
KR970052385A (ko) 반도체장치의 콘택홀 형성방법
KR940012499A (ko) 콘택홀 형성방법
KR960039356A (ko) 반도체 소자의 전하저장전극 제조방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR960005957A (ko) 다층배선 형성방법
KR970052405A (ko) 반도체장치의 미세 콘택홀 형성 방법
KR970052391A (ko) 반도체 장치의 콘택홀 형성 방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR970052459A (ko) 금속 배선 형성 방법
KR970023726A (ko) 반도체 소자의 미세콘택 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR970072081A (ko) 반도체 장치의 배선구조 및 형성방법
KR970052327A (ko) 반도체 소자의 금속라인 형성 방법
KR960039288A (ko) 반도체장치 제조방법
KR980005482A (ko) 반도체 소자의 금속배선 형성방법
KR960019533A (ko) 반도체소자의 미세콘택 형성방법
KR970003854A (ko) 다층 금속배선 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee