KR970052405A - 반도체장치의 미세 콘택홀 형성 방법 - Google Patents

반도체장치의 미세 콘택홀 형성 방법 Download PDF

Info

Publication number
KR970052405A
KR970052405A KR1019950059408A KR19950059408A KR970052405A KR 970052405 A KR970052405 A KR 970052405A KR 1019950059408 A KR1019950059408 A KR 1019950059408A KR 19950059408 A KR19950059408 A KR 19950059408A KR 970052405 A KR970052405 A KR 970052405A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
film
contact hole
memory cell
Prior art date
Application number
KR1019950059408A
Other languages
English (en)
Inventor
양원석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950059408A priority Critical patent/KR970052405A/ko
Publication of KR970052405A publication Critical patent/KR970052405A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 자기정렬콘택 방법을 이용하여 반도체장치의 조밀한 패턴을 갖는 메모리 셀영역상에 콘택홀을 형성할 수 있는 반도체장치의 미세 콘택홀 형성 방법에 관한 것으로, 메모리 셀영역과 주변영역으로 구성된 반도체 기판상에 제1절연막을 형성하는 공정과; 상기 주변영역의 제1절연막상에 금속배선을 사이에 두고 층간절연막을 형성하는 공정과; 상기 주변영역의 층간절연막과 상기 메모리셀 영역의 제1절연막상에 폴리실리콘막을 형성하는 공정과; 상기 폴리실리콘막상에 제2절연막을 형성하는 공정과; 상기 메모리셀 영역상에 형성하고자 하는 콘택홀에 비해 상대적으로 큰 넓이를 갖도록 상기 제2절연막을 패터닝하는 공정과; 상기 반도체기판 전면에 회전방식으로 제3절연막을 형성하되, 상기 제2절연막 패턴의 양측벽에 있어서, 상부에서 아래로 내려감에 따라 두꺼워지는 움푹패인 라운드 구조를 갖고, 상기 폴리실리콘막의 일부가 노출되도록 제3절연막을 형성하는 공정과; 상기 폴리실리콘막의 노출된 부위를 식각하는 공정과; 상기 주변영역의 상기 제3절연막을 포토레지스트로 마스킹하는 공정과; 상기 제3절연막 및 상기 폴리실리콘막을 식각저지층으로 사용하여 상기 제1절연막을 식각하여 콘택홀을 형성하는 공정을 포함하고 있다. 이와 같은 방법에 의해서, 반도체장치의 조밀한 패턴을 갖는 메모리셀 영역상에 미세 콘택홀을 형성할 수 있고, 아울러 주변영역에서는 높은 평탄도를 갖을 수 있다.

Description

반도체 장치의 미세 콘택홀 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명의 실시예에 따른 반도체장치의 미세 콘택홀 형성 방법을 보여주고 있는 순차 공정도.

Claims (2)

  1. 메모리셀 영역(A)과 주변영역(B)으로 구성된 반도체 기판(10)상에 제1절연막(14)을 형성하는 공정과; 상기 주변영역(B)의 제1절연막(14)상에 금속배선(15)을 사이에 두고 층간절연막(16)을 형성하는 공정과; 상기 주변영역(B)의 층간절연막(16)과 상기 메모리셀 영역(A)의 제1절연막상(14)에 폴리실리콘막(18)을 형성하는 공정과; 상기 폴리실리콘막(18)상에 제2절연막(20)을 형성하는 공정과; 상기 메모리셀 영역(A)상에 형성하고자 하는 콘택홀에 비해 상대적으로 큰 넓이를 갖도록 상기 제2절연막(20)을 패터닝하는 공정과; 상기 반도체기판(10) 전면에 회전방식으로 제3절연막을 형성하되, 상기 제2절연막(20a) 패턴의 양측벽에 있어서, 상부에서 아래로 내려감에 따라 두꺼워지는 움푹패인 라운드 구조를 갖고, 상기 폴리실리콘막(18)의 일부가 노출되도록 제3절연막(22)을 형성하는 공정과; 상기 폴리실리콘막(18)의 노출된 부위를 식각하는 공정과; 상기 주변영역(B)의 상기 제3절연막(22)을 포토레지스트(24)로 마스킹하는 공정과; 상기 제3절연막(22) 및 상기 폴리실리콘막(18)을 식각저지층으로 사용하여 상기 제1절연막(14)을 식각하여 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 미세 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 제3절연막(22)은 SOG 또는 폴리마이드 중 어느 하나로 형성되는 것을 특징으로 하는 반도체장치의 미세 콘택홀 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950059408A 1995-12-27 1995-12-27 반도체장치의 미세 콘택홀 형성 방법 KR970052405A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059408A KR970052405A (ko) 1995-12-27 1995-12-27 반도체장치의 미세 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059408A KR970052405A (ko) 1995-12-27 1995-12-27 반도체장치의 미세 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR970052405A true KR970052405A (ko) 1997-07-29

Family

ID=66620082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059408A KR970052405A (ko) 1995-12-27 1995-12-27 반도체장치의 미세 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR970052405A (ko)

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR950001901A (ko) 콘택홀 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR970052405A (ko) 반도체장치의 미세 콘택홀 형성 방법
KR960039285A (ko) 반도체 소자 제조방법
KR960005957A (ko) 다층배선 형성방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR970053470A (ko) 반도체소자의 소자분리막 제조방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR970030639A (ko) 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR960019537A (ko) 더미패턴을 이용한 평탄화 공정방법
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR940016599A (ko) 반도체 소자의 콘택형성방법
KR960043176A (ko) 캐패시터 제조방법
KR970054076A (ko) 반도체장치의 커패시터 및 그의 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR980005474A (ko) 반도체 소자 제조방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970052444A (ko) 반도체 소자의 콘택홀 형성 방법
KR950001898A (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR970052399A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid