KR960035809A - 반도체 장치의 콘택 형성 방법 - Google Patents
반도체 장치의 콘택 형성 방법 Download PDFInfo
- Publication number
- KR960035809A KR960035809A KR1019950004714A KR19950004714A KR960035809A KR 960035809 A KR960035809 A KR 960035809A KR 1019950004714 A KR1019950004714 A KR 1019950004714A KR 19950004714 A KR19950004714 A KR 19950004714A KR 960035809 A KR960035809 A KR 960035809A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- substrate
- contact hole
- forming
- layer pattern
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
고집적도 및 고신뢰도의 반도체 장치 제조할 수 있는 콘택 형성방법에 관하여 개시한다. 본 발명은 반도체 기판에 제1도전층 패턴 및 제1절연층을 형성하는 단계와, 상기 제1절연층상에 제1콘택홀을 갖는 물질층 패턴을 형성하는 단계와, 상기 물질층 패턴이 형성된 기판의 전면에 제2절연층을 형성하는 단계와, 상기 제1콘택홀의 상부에 형성된 제2절연층을 식각하여 제2콘택홀을 갖는 제2절연층 패턴을 형성하는 단계와, 상기 물질층 패턴을 마스크층으로 하여 상기 제1절연층을 제1콘택홀에 자기정렬하도록 식각하여 기판 또는 제1도전층 패턴의 표면을 노출시키는 단계와, 상기 제1절연층이 형성된 기판의 전면에 제2도전층을 형성하여 상기 기판 또는 제1도전층 패턴에 접속되는 단계로 이루어진다. 본 발명에 의하면, 물질층 패턴이 활성영역 또는 제1도전층에 형성되는 모든 콘택에 대한 미리 얼라인된 층으로 작용하여 그만큼 후속 콘택을 위한 포토공정의 미스 얼라인 마진을 향상시켜 줄 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제16도는 본 발명에 의한 반도체 장치의 콘택 형성방법을 설명하기 위하여 도시한 단면도들이다.
Claims (5)
- 반도체 기판에 제1도전층 패턴 및 제1절연층을 형성하는 단계; 상기 제1절연층상에 제1콘택홀을 갖는 물질층 패턴을 형성하는 단계; 상기 물질층 패턴이 형성된 기판의 전면에 제2절연층을 형성하는 단계; 상기 제1콘택홀의 상부에 형성된 제2절연층을 식각하여 제2콘택홀을 갖는 제2절연층 패턴을 형성하는 단계; 상기 물질층 패턴을 마스크층으로 하여 상기 제1절연층을 제1콘택홀에 자기정렬하도록 식각하여 기판 또는 제1도전층 패턴의 표면을 노출시키는 단계; 및 상기 제1절연층이 형성된 기판의 전면에 제2도전층을 형성하여 상기 기판 또는 제1도전층 패턴에 접속되는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 콘택형성방법.
- 제1항에 있어서, 상기 제2콘택홀의 크기는 상기 제1콘택홀보다 크게 형성하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
- 제1항에 있어서, 상기 물질층 패턴은 질화막, 산화알루미늄막, 폴리실리콘막중에서 어느하나를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.
- 반도체 기판에 필드 절연막을 형성하여 활성영역을 한정하는 단계; 상기 기판의 활성영역 및 필드 절연막상에 제1도전층을 형성하는 단계; 상기 제1도전층이 형성된 기판의 전면에 제1절연층을 형성하는 단계; 상기 제1절연층상에 제1콘택홀을 갖는 물질층 패턴을 형성하는 단계; 상기 물질층 패턴이 형성된 기판의 전면에 제2절연층을 형성하는 단계; 상기 제1콘택홀의 상부에 형성된 제2절연층을 식각하여 제2콘택홀을 갖는 제2절연층 패턴을 형성하는 단계; 상기 물질층 패턴을 마스크층으로 하여 상기 제1절연층을 제1콘택홀에 자기정렬하도록 식각하여 상기 기판 또는 제1도전층의 표면을 노출시키는 단계; 및 상기 제1절연층이 형성된 기판의 전면에 제2도전층을 형성하여 기판 및 제1도전층에 접속하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 콘택 혀성방법.
- 제4항에 있어서, 상기 제2콘택홀의 크기는 상기 제1콘택홀보다 크게 형성하는 것을 특징으로 하는 반도체 장치의 콘택 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004714A KR960035809A (ko) | 1995-03-08 | 1995-03-08 | 반도체 장치의 콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004714A KR960035809A (ko) | 1995-03-08 | 1995-03-08 | 반도체 장치의 콘택 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960035809A true KR960035809A (ko) | 1996-10-28 |
Family
ID=66549349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004714A KR960035809A (ko) | 1995-03-08 | 1995-03-08 | 반도체 장치의 콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960035809A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505596B1 (ko) * | 1998-03-14 | 2005-09-26 | 삼성전자주식회사 | 반도체 장치의 제조공정에 있어서 콘택 형성방법 |
-
1995
- 1995-03-08 KR KR1019950004714A patent/KR960035809A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505596B1 (ko) * | 1998-03-14 | 2005-09-26 | 삼성전자주식회사 | 반도체 장치의 제조공정에 있어서 콘택 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000981A (ko) | 반도체장치의 제조방법 | |
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR940012647A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR960035809A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR980005591A (ko) | 반도체장치 및 이를 이용한 콘택홀 형성방법 | |
| KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR960026245A (ko) | 폴리사이드 콘택 및 그 형성방법 | |
| KR900003974A (ko) | 반도체장치의 제조방법 | |
| KR940012572A (ko) | 반도체 장치에서의 콘택트 형성방법 | |
| KR930014899A (ko) | 반도체 소자의 접속장치 | |
| KR970054507A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR960026180A (ko) | 반도체소자의 제조방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 | |
| KR970054054A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960035810A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR980005474A (ko) | 반도체 소자 제조방법 | |
| KR970023755A (ko) | 반도체 소자의 도전층간 절연 방법 | |
| KR980005619A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR880014676A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| KR950019939A (ko) | 반도체 소자의 콘택형성방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR960015738A (ko) | 반도체소자 및 그 제조방법 | |
| KR980005516A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960009165A (ko) | 신뢰성이 개선된 바이씨모스(BiCMOS) 반도체 장치의 제조방법 | |
| KR920022450A (ko) | 반도체 소자의 접속장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |