KR980005516A - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR980005516A
KR980005516A KR1019960024247A KR19960024247A KR980005516A KR 980005516 A KR980005516 A KR 980005516A KR 1019960024247 A KR1019960024247 A KR 1019960024247A KR 19960024247 A KR19960024247 A KR 19960024247A KR 980005516 A KR980005516 A KR 980005516A
Authority
KR
South Korea
Prior art keywords
forming
insulating film
film
pattern
semiconductor device
Prior art date
Application number
KR1019960024247A
Other languages
English (en)
Other versions
KR100197991B1 (ko
Inventor
박철수
김대영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024247A priority Critical patent/KR100197991B1/ko
Publication of KR980005516A publication Critical patent/KR980005516A/ko
Application granted granted Critical
Publication of KR100197991B1 publication Critical patent/KR100197991B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 워드라인을 형성한 후, 전체표면상부에 단차피복피가 낮은 절연막을 형성한 다음, 상기 절연막을 에치백하여 상기 워드라인의 상부에만 절연막을 잔류시키고, 전체표면상부에 콘택패드용 도전층을 형성하여 상기 반도체기판에 접속시킨 다음, 마스크를 이용한 식각공정으로 상기 워드라인 상부의 상기 콘택패드용 도전층을 식각하고, 전체표면상부에 평탄화층을 형성한 다음, 콘택마스크를 이용한 식각공정시 공정마진과 중첩마진을 확보하여 후속공정을 용이하게 실시함으로써 반도체소자의 특정 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 콘택홀 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제7도는 본 발명의 실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도.

Claims (5)

  1. 반도체기판 상부에 워드라인, 절연막 스페이서 그리고 마스크 산화막을 형성하는 공정과, 전체표면상부에 단차피복비가 낮은 제1절연막을 형성하는 공정과, ㅅ아기 반도체기판의 주변회로부에만 제1감광막패턴을 형성하는 공정과, ㅅ아기 제1절연막을 에치백하여 상기 워드라인의 표면에만 제1절연막을 잔류시키는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전페표면상부에 콘택패드용 도전층을 일정두께 형성하는 공정과, 전체표면상부를 평탄화시키는 제2절연막을 형성하는 공정과, 상기 제2감광막패턴을 마스크로하여 상기 제2절연막을 식각함으로써 상기 셀부에 제2절연막패턴을 형성하는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 제2절연막패턴 측벽에 스페이서를 형성하는 공정과, 상기 스페이설와 제2절연막패턴을 마스크하여 상기 콘택패드용 도전층을 식각하는 공정과, 전체표면상부를 제3절연막으로 평탄화시키는 공정과, 상기 콘택패드를 노출시키는 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 제1,2,3,절연막은 산화막이나 질화막을 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 제1절연막은 단차가 낮은 부분에서 단차피복피가 30 ~ 70퍼센트인 박막을 형성하는 것을 특징으로하는 반도체소자의 콘택홀 형성방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1절연막은 PECVD 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1절연막은 LFCVD 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024247A 1996-06-27 1996-06-27 반도체 소자의 콘택홀 형성방법 KR100197991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024247A KR100197991B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024247A KR100197991B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR980005516A true KR980005516A (ko) 1998-03-30
KR100197991B1 KR100197991B1 (ko) 1999-06-15

Family

ID=19463711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024247A KR100197991B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100197991B1 (ko)

Also Published As

Publication number Publication date
KR100197991B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR960019522A (ko) 반도체 소자의 플러그 형성방법
KR980005516A (ko) 반도체 소자의 콘택홀 형성방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR970052336A (ko) 반도체소자의 콘택홀 형성방법
KR960002486A (ko) 반도체 소자의 다중 금속층 형성방법
KR970063738A (ko) 반도체 장치의 커패시터 제조방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR970077457A (ko) 반도체소자 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR940016479A (ko) 반도체 소자의 콘택제조방법
KR940016757A (ko) 반도체 접속장치 제조방법
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR960043103A (ko) 반도체소자의 소자분리절연막 형성방법
KR970077192A (ko) 반도체장치의 비트라인 형성방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR980005690A (ko) 반도체 소자의 평탄화 방법
KR960026791A (ko) 반도체소자의 캐패시터 제조방법
KR960043176A (ko) 캐패시터 제조방법
KR960026835A (ko) 반도체소자의 캐패시터 제조방법
KR960026213A (ko) 콘택 홀 형성방법
KR980006391A (ko) 반도체 메모리장치의 커패시터 제조방법
KR950027959A (ko) 반도체 소자의 콘택 형성 방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee