KR970077192A - 반도체장치의 비트라인 형성방법 - Google Patents
반도체장치의 비트라인 형성방법 Download PDFInfo
- Publication number
- KR970077192A KR970077192A KR1019960015541A KR19960015541A KR970077192A KR 970077192 A KR970077192 A KR 970077192A KR 1019960015541 A KR1019960015541 A KR 1019960015541A KR 19960015541 A KR19960015541 A KR 19960015541A KR 970077192 A KR970077192 A KR 970077192A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- insulating film
- conductive layer
- forming
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 비트라인 형성방법에 관해 개시한다. 본 발명에 의한 비트라인 형성방법은 도전층과 그 아래의 절연막에 대해서 식각선택비가 1 : 1인 에천터를 사용한다. 따라서 도전층과 절연막이 동일한 비율로 식각되므로 단차가 없는 평탄한 면을 얻을 수 있고 이 면상에 비트라인을 형성한다. 따라서 종래 기술에서처럼 과도식각에 따른 비트라인이 마진불량을 제거할 수 있고 전체적으로 디바이스의 수직두께를 얇게 형성할 수 있으므로 디바이스를 고집적화 할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명에 의한 반도체장치의 비트라인 형성방법을 단계별로 나타낸 도면이다.
Claims (2)
- 반도체기판상의 일부 계면을 노출시키는 콘택홀을 포함하는 절연막을 형성하는 단계; 상기 절연막 전면에 상기 콘택홀을 채우는 도전층을 형성하는 단계; 상기 도전층과 절연막과의 식각선택비를 1 : 1로 하여 상기 도전층을 상기 절연막의 계면이 완전히 노출될 때까지 식각하는 단계; 상기 결과물 전면에 실리사이드층을 형성하는 단계; 및 상기 실리사이드층을 상기 콘택홀을 포함하는 일정한 패턴으로 식각하는 단계를 포함하는 것을 특징으로 반도체장치의 비트라인 형성방법.
- 제1항에 있어서, 상기 도전층과 절연막의 식각선택비를 1 : 1로 하는 에천터로는 산소를 포함하는 CF4플라즈마를 사용하는 것을 특징으로 하는 반도체장치의 비트라인 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015541A KR970077192A (ko) | 1996-05-11 | 1996-05-11 | 반도체장치의 비트라인 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015541A KR970077192A (ko) | 1996-05-11 | 1996-05-11 | 반도체장치의 비트라인 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970077192A true KR970077192A (ko) | 1997-12-12 |
Family
ID=66219958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015541A KR970077192A (ko) | 1996-05-11 | 1996-05-11 | 반도체장치의 비트라인 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970077192A (ko) |
-
1996
- 1996-05-11 KR KR1019960015541A patent/KR970077192A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890015376A (ko) | 전자소자에 대한 전기적 접속방법 | |
| KR970072325A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
| KR970077192A (ko) | 반도체장치의 비트라인 형성방법 | |
| KR970077457A (ko) | 반도체소자 제조방법 | |
| KR980005466A (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR970077232A (ko) | 반도체 장치의 스몰콘택홀 형성방법 | |
| KR980005516A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960042958A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR950034602A (ko) | 반도체장치의 다층배선 형성방법 | |
| KR960001888A (ko) | 반도체소자의 콘택 제조방법 | |
| KR940004836A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR980005676A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR980005619A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR950030235A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR970071128A (ko) | 반도체 장치의 고전도성막 패턴형성방법 | |
| KR940016629A (ko) | 삼층감광막 패턴 형성방법 | |
| KR970072094A (ko) | 반도체 장치의 콘택 식각 방법 | |
| KR950027959A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR940016878A (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
| KR960043176A (ko) | 캐패시터 제조방법 | |
| KR980005620A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970077448A (ko) | 반도체장치의 비어(via) 홀 형성방법 | |
| KR960026169A (ko) | 콘택 홀 형성 방법 | |
| KR970003851A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |