KR930014899A - 반도체 소자의 접속장치 - Google Patents

반도체 소자의 접속장치 Download PDF

Info

Publication number
KR930014899A
KR930014899A KR1019910025622A KR910025622A KR930014899A KR 930014899 A KR930014899 A KR 930014899A KR 1019910025622 A KR1019910025622 A KR 1019910025622A KR 910025622 A KR910025622 A KR 910025622A KR 930014899 A KR930014899 A KR 930014899A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer pattern
insulating film
semiconductor device
silicon substrate
Prior art date
Application number
KR1019910025622A
Other languages
English (en)
Other versions
KR100220300B1 (ko
Inventor
김학렬
최용근
황준
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910025622A priority Critical patent/KR100220300B1/ko
Publication of KR930014899A publication Critical patent/KR930014899A/ko
Application granted granted Critical
Publication of KR100220300B1 publication Critical patent/KR100220300B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 고집적 반도체 소자의 접속장치에 관한 것으로 실리콘 기판에 절연막이 형성되고, 이 절연막이 제거된 버리드 콘택영역을 통해 상부에 형성되는 패턴이 실리콘 기판으로 콘택되는 접속장치에서, 도전층 패턴을 형성하는 식각공정시 도전층 패턴의 측면의 노출되는 실리콘 기판에 홈이 형성되는 것을 방지하기 위해 절연막의 버리드 콘택영역을 작게 하는 기술에 관한 것이다.

Description

반도체 소자의 접속장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의해 하부의 확산영역에 접지용 도전층을 접속한 상태의 단면도.

Claims (4)

  1. 실리콘 기판에 절연막이 형성되고, 이 절연막이 제거된 버리드 콘택영역을 통해 도전층 패턴이 실리콘 기판으로 콘택되는 접속장치에 있어서, 절연막이 제거된 버리드 콘택영역의 폭이 도전층 패턴의 폭보다 작게 되어 도전층 패턴의 중앙하부가 절연막이 제거된 버리드 콘택영역을 통해 노출된 기판에 콘택되는 것을 특징으로 하는 반도체 소자의 접속장치.
  2. 제1항에 있어서, 상기 도전층 패턴이 콘택되는 기판에는 도전층 패턴에서 기판으로 불순물을 확산시켜 확산영역이 형성되는 것을 특징으로 하는 반도체 소자의 접속장치.
  3. 제1항에 있어서, 상기 도전층 패턴을 폴리실리콘층, 실리사이드 적층구조인 것을 특징으로 하는 반도체 소자의 접속장치.
  4. 제1항에 있어서, 상기 도전층 패턴을 SRAM의 접지용 도전층 또는 게이트 전극인 것을 특징으로 하는 반도체 소자의 접속장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910025622A 1991-12-31 1991-12-31 반도체 소자의 접속장치 KR100220300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910025622A KR100220300B1 (ko) 1991-12-31 1991-12-31 반도체 소자의 접속장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025622A KR100220300B1 (ko) 1991-12-31 1991-12-31 반도체 소자의 접속장치

Publications (2)

Publication Number Publication Date
KR930014899A true KR930014899A (ko) 1993-07-23
KR100220300B1 KR100220300B1 (ko) 1999-09-15

Family

ID=19327105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025622A KR100220300B1 (ko) 1991-12-31 1991-12-31 반도체 소자의 접속장치

Country Status (1)

Country Link
KR (1) KR100220300B1 (ko)

Also Published As

Publication number Publication date
KR100220300B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
KR840006872A (ko) 반도체 집적회로장치 및 그 제조방법
KR900000981A (ko) 반도체장치의 제조방법
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
TW334590B (en) Semiconductor device and its manufacture
KR960026113A (ko) 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법
KR920005280A (ko) Mos형 반도체장치
KR930014899A (ko) 반도체 소자의 접속장치
KR960026245A (ko) 폴리사이드 콘택 및 그 형성방법
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
KR970054507A (ko) 박막 트랜지스터 및 그 제조 방법
KR960015733A (ko) 반도체 장치의 금속배선 접촉부 형성방법 및 그 구조
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR970052364A (ko) 반도체 장치의 콘택 형성 방법
KR880010473A (ko) 반도체장치의 제조방법
KR890008927A (ko) 반도체장치
KR960005907A (ko) 반도체소자 제조방법
KR970072499A (ko) 전송 게이트 장치
KR960043170A (ko) 반도체 소자 제조방법
KR970018695A (ko) 박막 트랜지스터 및 그 제조방법
KR920003313A (ko) 고부하 저항기를 갖는 sram 및 그 제조방법
KR950034419A (ko) 반도체 소자 및 그 제조방법
KR970023733A (ko) 셀프얼라인 소스/드레인 콘택 구조를 가지는 반도체장치의 제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee