KR960026245A - 폴리사이드 콘택 및 그 형성방법 - Google Patents
폴리사이드 콘택 및 그 형성방법 Download PDFInfo
- Publication number
- KR960026245A KR960026245A KR1019940040682A KR19940040682A KR960026245A KR 960026245 A KR960026245 A KR 960026245A KR 1019940040682 A KR1019940040682 A KR 1019940040682A KR 19940040682 A KR19940040682 A KR 19940040682A KR 960026245 A KR960026245 A KR 960026245A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- polysilicon
- silicide
- polysilicon layer
- silicide layer
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
폴리사이드 콘택 및 그 형성방법이 개시되어 있다. 반도체 기판상에 형성되고 제1폴리실리콘층 및 제1실리사이드층이 적층된 구조로 형성된 게이트 도전층 및 상기 게이트 도전층 상에 상기 제1폴리실리콘층과 직접 접촉 하는 제2폴리실리콘층 및 제2실리사이드층이 적층된 구조로 형성된 비트라인을 구비하는 것을 특징으로 하는 폴리사이드 콘택이 제공된다. 본 발명에 의하면, 제1실리사이드층(게이트도전층)에 의해 발생되는 제2폴리실리콘층(비트라인)의 불순물 흡수가 방지되고 폴리사이드 콘택의 저항 증가가 억제된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 의한 폴리사이드 콘택을 도시한 단면도.
Claims (10)
- 반도체 기판 상에 형성되고 제1폴리실리콘층 및 제1실리사이드층이 적층된 구조로 형성된 게이트 도전층; 상기 게이트 도전층 상에 상기 제1폴리실콘층과 직접 접촉하는 제2폴리실리콘층 및 제2실리사이드층이 적층된 구조로 형성된 비트라인을 구비하는 것을 특징으로 하는 폴리사이드 콘택.
- 제1항에 있어서, 상기 제1폴리실리콘층의 두께는 500~2000Å, 상기 제1실리사이드층의 두께는 500~3000Å, 상기 제2폴리실콘층의 두께는 500~5000Å, 상기 제2실리사이드층의 두께는 500~3000Å인 것을 특징으로 하는 폴리사이드 콘택.
- 제1항에 있어서, 상기 제1 및 제2실리사이드층은 텅스텐 실리사이드층인 것을 특징으로 하는 폴리사이드 콘택.
- 제1항에 있어서, 상기 제1폴리실리층과 제2폴리실리콘층의 직접접촉은 상기 제1실리사이드층의 국부적 드라이 에칭에 의한 것임을 특징으로 하는 폴리사이드 콘택.
- 반도체 기판 상의 셀영역 및 주변영역 상에 필드산화막을 형성하는 단계: 상기 기판 상에 게이트 절연막을 형성하는 단계: 상기 게이트 절연막 상에 제1폴리실리콘층 및 제1실리사이드층을 차례로 형성하는 단계: 상기 제1폴리실리콘층 및 제1실리사이드층을 패터닝하여게이트 도전층을 형성하는 단계: 게이트 도전층이 형성된 상기 결과물에 불순물을 이온주입하여 상기 기판에 활성영역을 형성하는 단계: 상기 결과물 상에 폴리실리콘을 증착한 다음 패터닝하여 패드도전층을 형성하는 단계: 패드도전층이 형성된 상기 결과물 상에 절연층을 형성하여 상기 기판을 평탄화한 다음 패터닝하여 셀영역의 상기 패드도전층, 활성영역, 및 주변영역의 상기 제1실리사이드층을 노출시키는 콘택 홀을 형성하는 단계: 주변영역의 노출된 상기 제1실리사이드층을 식각하여 상기 제1폴리실리콘층을 노출시키는 단계: 및 상기 결과물 상에 제2폴리실리콘층 및 제2실리사이드층을 차례로 형성하는 단계로 구비하는 것을 특징으로 하는 폴리사이드 콘택 형성방법.
- 제5항에 있어서, 상기 제1실리사이드층을 식각하는 단계에서 상기 식각은 건식식각 방법을 이용하는 것을 특징으로 하는 폴리사이드 콘택 형성방법.
- 제5항에 있어서, 상기 제1 및 제2폴리실리콘층은 불순물이 도우프된 폴리실리콘으로 형성하는 것을 특징으로 하는 폴리사이드 콘택 형성방법.
- 제5항에 있어서, 상기 제1 및 제2실리사이드층은 텅스텐 실리사이드층으로 형성하는 것을 특징으로 하는 폴리사이드 콘택 형성방법.
- 제5항에 있어서, 상기 주변 영역의 노출된 제1실리사이드층을 식각하는 단계에서 활성영역의 실리콘기판이 리세스(recess)되는 것을 특징으로 하는 폴리사이드 콘택 형성방법.
- 제9항에 있어서, 활성영역이 리세스(recess)된 상기 실리콘 기판의 표면이 상기 제2폴리실리콘층에 도우핑된 도펀트에 의해 재도우핑됨으로써 접합 누설전류 발생이 방지하는 것을 특징으로 하는 폴리사이드 콘택 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040682A KR960026245A (ko) | 1994-12-31 | 1994-12-31 | 폴리사이드 콘택 및 그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040682A KR960026245A (ko) | 1994-12-31 | 1994-12-31 | 폴리사이드 콘택 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960026245A true KR960026245A (ko) | 1996-07-22 |
Family
ID=66648197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940040682A KR960026245A (ko) | 1994-12-31 | 1994-12-31 | 폴리사이드 콘택 및 그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960026245A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301426B1 (ko) * | 1999-06-22 | 2001-11-01 | 박종섭 | 텅스텐 폴리사이드 구조의 반도체장치의 제조방법 |
| KR100458465B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의비트라인형성방법 |
| KR100465604B1 (ko) * | 1997-12-31 | 2005-04-20 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| KR100461334B1 (ko) * | 1997-12-31 | 2005-05-03 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
-
1994
- 1994-12-31 KR KR1019940040682A patent/KR960026245A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458465B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의비트라인형성방법 |
| KR100465604B1 (ko) * | 1997-12-31 | 2005-04-20 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| KR100461334B1 (ko) * | 1997-12-31 | 2005-05-03 | 주식회사 하이닉스반도체 | 반도체소자의콘택홀형성방법 |
| KR100301426B1 (ko) * | 1999-06-22 | 2001-11-01 | 박종섭 | 텅스텐 폴리사이드 구조의 반도체장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009016B1 (ko) | 반도체장치의 배선접촉구조 및 그 제조방법 | |
| KR960026113A (ko) | 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법 | |
| KR100311954B1 (ko) | 도핑영역에대한콘택홀의제조방법 | |
| KR970030838A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR960026245A (ko) | 폴리사이드 콘택 및 그 형성방법 | |
| KR950000519B1 (ko) | 폴리실리콘층을 이용한 자기정렬콘택 제조방법 | |
| KR890013800A (ko) | 반도체메모리의 제조방법 | |
| KR100374956B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100418436B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100265677B1 (ko) | 반도체 장치 및 그의 제조 공정 | |
| KR100275114B1 (ko) | 낮은비트라인커패시턴스를갖는반도체소자및그제조방법 | |
| KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
| KR100289750B1 (ko) | 자기정렬콘택홀을가지는반도체장치의제조방법 | |
| KR100265830B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100260487B1 (ko) | 박막 전계효과 트랜지스터 제조방법 | |
| KR100265346B1 (ko) | 반도체소자 제조방법 | |
| KR100362195B1 (ko) | 에스램 제조방법 | |
| KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
| KR980011874A (ko) | 스터드 비트 라인 형성방법 | |
| KR20020061871A (ko) | 셀패드를 구비한 반도체 메모리장치 및 그의 제조방법 | |
| KR950004547A (ko) | 반도체 소자의 제조방법 | |
| KR970008606A (ko) | 반도체메모리셀 및 그 제조방법 | |
| KR920005815A (ko) | 집적회로용 dram 셀 구조 및 커패시터 형성 방법 | |
| KR19990004940A (ko) | 반도체 장치 제조 방법 | |
| KR960035809A (ko) | 반도체 장치의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |