KR970008606A - 반도체메모리셀 및 그 제조방법 - Google Patents

반도체메모리셀 및 그 제조방법 Download PDF

Info

Publication number
KR970008606A
KR970008606A KR1019950023583A KR19950023583A KR970008606A KR 970008606 A KR970008606 A KR 970008606A KR 1019950023583 A KR1019950023583 A KR 1019950023583A KR 19950023583 A KR19950023583 A KR 19950023583A KR 970008606 A KR970008606 A KR 970008606A
Authority
KR
South Korea
Prior art keywords
region
forming
active region
semiconductor substrate
contact hole
Prior art date
Application number
KR1019950023583A
Other languages
English (en)
Other versions
KR0156167B1 (ko
Inventor
이창재
한우석
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950023583A priority Critical patent/KR0156167B1/ko
Publication of KR970008606A publication Critical patent/KR970008606A/ko
Application granted granted Critical
Publication of KR0156167B1 publication Critical patent/KR0156167B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 반도체메모리셀은 반도체기판, 상기 반도체기판상에 형성되고 두 개의 불순물영역들을 갖는 액티브영역,이 액티브영역상에 형성된 게이트전극, 상기 반도체기판상에 상기 액티브영역과 격리 형성되고 콘택홀을 갖는 필드영역,상기 액티브영역과 필드영역에 걸쳐 형성된 커패시터, 상기 필드영역 하부에 상기 콘택홀을 통해 비트라인이 상기 제1불순물영역들과 접촉하도록 형성된 매립영역을 포함하여 구성된다.

Description

반도체메모리셀 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 제7도의 Ⅷ-Ⅷ선에 따른 메모리셀의 단면도.

Claims (18)

  1. 반도체기판; 이 반도체기판상에 형성되고, 제1, 2 불순물영역들을 갖는 액티브영역; 이 액티브영역상에 형성된 게이트전극; 상기 반도체기판상에 상기 액티브영역과 격리 형성되고, 콘택홀을 갖는 필드영역; 상기 액티브영역과필드영역에 걸쳐 형성된 커패시터; 상기 콘택홀을 통해 비트라인이 상기 제1 불순물영역에 접촉하도록 상기 콘택홀에 인접되게 형성된 매립영역을 포함하여 구성된 반도체메모리셀.
  2. 제1항에 있어서, 상기 액티브영역은 반도체기판상에 적어도 4개 이상의 변을 갖도록 형성되는 것을 특징으로 하는 반도체메모리셀.
  3. 제1항에 있어서, 상기 액티브영역은 반도체기판상에 직사각형 형태로 배치되는 것을 특징으로 하는 반도체메모리셀.
  4. 제1항에 있어서, 상기 매립영역은 필드영역 하부에 배치되는 것을 특징으로 하는 반도체메모리셀.
  5. 제1항에 있어서, 상기 커패시커는 필드영역상에 형성된 비트라인상측 부분을 포함하는 것을 특징으로 하는반도체메모리셀.
  6. 제1항에 있어서, 상기 커패시터는 게이트전극 상부에 걸쳐 확장된 스토리지노드를 포함하는 것을 특징으로하는 반도체메모리셀.
  7. 제6항에 있어서, 상기 스토리지노드는 게이트전극의 전표면에 걸쳐 확장되는 것을 특징으로 하는 반도체메모리셀.
  8. 제1항에 있어서, 상기 액티브여역의 확장은 비트라인을 오버랩하기 전에 끝나는 것을 특징으로 하는 반도체메모리셀.
  9. 반도체기판; 이 반도체기판상에 직사각형 형태로 형성되고, 제1 및 제2 불순물영역들을 갖는 액티브영역;이 액티브영역상에 형성된 게이트절연막과 게이트전극; 상기 액티브영역과 격리형성되고, 제1 콘택홀을 갖는 필드영역;상기 제1 콘택홀을 통해 비트라인이 상기 제1 불순물영역과 접촉하도록 상기 제1 콘택홀과 인접되게 형성된 매립영역; 상기 반도체기판상에 형성되고, 제2 콘택홀을 갖는 제1 및 제2 중간절연막들; 상기 제2 콘택홀을 통해 제2 불순물영역과 접촉하도록 상기 반도체기판상에 형성된 스토리지노드; 이 스토리지노드상에 형성된 유전체막과 셀플레이트를 포함하여 구성된 반도체메모리셀.
  10. 제9항에 있어서, 상기 매립여역은 비트라인의 언터패스로 충분한 전도성을 갖을수 있도록 도핑된 고농도의 불순물영역인 것을 특징으로 하는 반도체메모리셀.
  11. 제9항에 있어서, 상기 스토리지노드와 유전체막 및 셀플레이트는 커패시터를 구성함을 특징으로 하는 반도체메모리셀.
  12. 반도체기판을 제공하는 공정; 상기 반도체기판상에 액티브영역과 필드영역을 형성하는 공정; 상기 필드영역 하부에 액티브영역과 접촉하는 매립영역을 형성하는 공정; 상기 액티브영역상에 게이트전극을 형성하는 공정; 상기 게이트전극을 마스크로 사용하여 상기 액티브영역에 제1, 2 불순물영역들을 형성하는 공정; 상기 매립영역과 인접되게 상기필드영역내에 제1 콘택홀을 형성하는 공정; 상기 제1 콘택홀을 통해 상기 매립영역과 접촉하도록 필드영역에 걸쳐 비트라인을 형성하는 공정; 상기 제2 불순물영역과 접촉하도록 액티브영역과 필드영역에 걸쳐 커패시터를 형성하는 공정을 포함하여 이루어진 반도체메모리셀의 제조방법.
  13. 제12항에 있어서, 상기 액티브영역을 형성하는 단계는 액티브영역을 반도체기판상에 적어도 4개 이상의변을 갖도록 형성하는 단계를 포함하는 것을 특징으로 하는 반도체메모리셀의 제조방법.
  14. 제12항에 있어서, 상기 액티브영역을 형성하는 단계는 액티브영역을 상기 반도체기판상에 직사각형 형태로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체메모리셀의 제조방법.
  15. 제12항에 있어서, 상기 매립영역을 형성하는 단계는 매립영역을 필드영역하부에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체메모리셀의 제조방법.
  16. 제12항에 있어서, 상기 커패시터를 형성하는 단계는 커패시터 부분을 게이트전극의 전표면에 걸쳐 확장시키는 단계를 포함하는 것을 특징으로 하는 반도체메모리셀의 제조방법.
  17. 제12항에 있어서, 상기 커패시터를 형성하는 단계는 비트라인 부분이 액티브영역에 오버랩되기 전에 끝나도록 상기 액티브영역까지 커패시터 부분을 확장시키는 단계를 포함하는 것을 특징으로 하는 반도체메모리셀의 제조방법.
  18. 반도체기판을 제공하는 공정; 상기 반도체기판상에 액티브영역과 필드영역을 형성하는 공정: 상기 필드영역하부에 상기 액티브영역과 접촉하도록 매립영역을 형성하는 공정; 상기 액티브영역상에 게이트절연막과 게이트전극을순차적으로 형성하는 공정; 상기 게이트전극을 마스크로 사용하여 상기 액티브영역에 제1, 2 불순물영역들을 형성하는 공정; 상기 필드영역내에 매립영역과 인접되게 제1 콘택홀을 형성하는 공정; 상기 제1 콘택홀을 통해 매립영역과 접촉하도록 필드영역에 걸쳐 비트라인을 형성하는 공정; 상기 반도체기판상에 제2 콘택홀을 갖는 제1 및 제2 중간절연막을 형성하는 공정; 상기 제2 콘택홀을 통해 상기 제2 불순물영역과 접촉하도록 상기 반도체기판상에 스토리지노드를 형성하는 공정; 이 스토리지노드상에 유전체막과 셀플레이트를 형성하는 공정을 포함하여 이루어진 반도체메모리셀의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950023583A 1995-07-31 1995-07-31 반도체메모리셀 및 그 제조방법 KR0156167B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023583A KR0156167B1 (ko) 1995-07-31 1995-07-31 반도체메모리셀 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023583A KR0156167B1 (ko) 1995-07-31 1995-07-31 반도체메모리셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970008606A true KR970008606A (ko) 1997-02-24
KR0156167B1 KR0156167B1 (ko) 1998-10-15

Family

ID=19422512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023583A KR0156167B1 (ko) 1995-07-31 1995-07-31 반도체메모리셀 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0156167B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454628B1 (ko) * 1997-06-24 2005-01-05 주식회사 하이닉스반도체 반도체소자의워드라인스트래핑형성방법

Also Published As

Publication number Publication date
KR0156167B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR910019237A (ko) 커패시터 dram 셀의 제조방법
KR940016837A (ko) 반도체 기억장치 및 그의 제조방법
KR940027149A (ko) 반도체 기억 장치 및 그 제조 방법
KR960006012A (ko) 불휘발성 반도체 메모리 소자 및 그의 제조방법
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR920008938A (ko) 스택캐패시터 및 그제조방법
KR940022841A (ko) 반도체장치의 커패시터 및 그 제조방법
KR970008606A (ko) 반도체메모리셀 및 그 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR950004415A (ko) 반도체 장치 및 그 제조방법
KR940012614A (ko) 고집적 반도체 접속장치 및 그 제조방법
KR950026000A (ko) 반도체 메모리장치 및 그 제조방법
KR920005814A (ko) 전계효과트랜지스터, 메모리셀, 반도체기억장치 및 전계효과트랜지스터의 제조방법
KR960026245A (ko) 폴리사이드 콘택 및 그 형성방법
KR910010718A (ko) 반도체 기억 장치 및 그 제조방법
KR960002791A (ko) 반도체 메모리 소자의 구조 및 제조방법
KR930003398A (ko) 다이나믹 ram 및 그 제조 방법
KR950004547A (ko) 반도체 소자의 제조방법
KR950024343A (ko) 반도체 메모리 셀 제조방법
KR19990015448A (ko) 반도체 장치의 제조방법
KR930015009A (ko) 디램 셀 제조방법
KR970072416A (ko) 반도체 기억장치의 셀 커패시터 제조방법
KR940004815A (ko) 반도체장치 및 그의 제조방법
KR970053927A (ko) 반도체 소자의 캐패시터 제조방법
KR960026847A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee