KR960002791A - 반도체 메모리 소자의 구조 및 제조방법 - Google Patents

반도체 메모리 소자의 구조 및 제조방법 Download PDF

Info

Publication number
KR960002791A
KR960002791A KR1019940012997A KR19940012997A KR960002791A KR 960002791 A KR960002791 A KR 960002791A KR 1019940012997 A KR1019940012997 A KR 1019940012997A KR 19940012997 A KR19940012997 A KR 19940012997A KR 960002791 A KR960002791 A KR 960002791A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
bit line
plug
region
Prior art date
Application number
KR1019940012997A
Other languages
English (en)
Other versions
KR0147683B1 (ko
Inventor
안병우
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940012997A priority Critical patent/KR0147683B1/ko
Publication of KR960002791A publication Critical patent/KR960002791A/ko
Application granted granted Critical
Publication of KR0147683B1 publication Critical patent/KR0147683B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Abstract

본 발명은 반도체 메모리 소자에 관한 것으로, 특히 DRAM 셀에 적당하도록 한 반도체 메모리 소자의 구조 및 제조방법이다.
이와 같은 본 발명의 반도체 메모리 소자의 구조는 불순물 확산영역이 형성된 기판상에 일방향으로 복수개 형성되는 워드라인, 상기 복수개 워드라인 사이에 비아콘택홀을 형성하여 직삭각형의 영역을 갖는 액티브영역, 상기 액티브영역과 액티브영역 사이에 필드영역에 형성되어 상기 콘택홀의 중앙부분과 연결되도록 형성되는 비트라인, 상기 콘택홀 중앙부분을 통해 불순물 확산영역과 비트라인이 연결되도록 형성되는 비트라인 플러그, 상기 콘택홀 양측 부분을 통해 불순물 확산영역과 연결되도록 형성하는 복수개 캐패시터 플러그, 상기 복수개 커패시터 플러그와 연결되도록 형성하는 복수개 커패시터를 포함하여 구성되고, 본 발명의 반도체 메모리 소자의 제조방법은 활성영역과 필드영역이 정의된 기판상에 게이트전극과 불순물 확산영역을 형성하는 공정, 전면에 제1절연막을 형성하고 상기 불순물 확산영역의 제1절연막을 선택적으로 제거하여 플러그용 콘택홀을 형성하는 공정, 전면에 제2절연막을 증착하고 비트라인 플러그상의 제2절연막을 선택적으로 제거하여 비트라인 콘택홀을 형성하는 공정, 상기 콘택홀을 통해 비트라인 플러그와 연결되도록 비트라인을 형성하는 공정, 전면에 제3절연막을 증착하고 커패시터 플러그 상부에 제2, 제3절연막을 선택적으로 제거하여 스토리지 노드 콘택홀을 형성하는 공정, 상기 콘택홀을 통해 커패시터 플러그와 연결되도록 스토리지 노드를 형성하는 공정, 상기 스토리지 노드상에 절연층과 반도체층을 형성하여 커패시터를 형성하는 공정, 상기 전면에 제4절연막, 에스오지(SOG) 절연막, 제5절연막을 차례로 형성하는 공정, 상기 전면에 워드라인 반도체층을 형성하고 선택적으로 식각하여 워드라인을 형성하는 공정을 포함하여 이루어지는 것이다.

Description

반도체 메모리 소자의 구조 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 반도체 메모리 소자의 공정단면도,
제2도는 본 발명의 반도체 메모리 소자의 레이아웃도,
제3도(a)∼(e)는 본 발명의 메모리 소자의 공정단면도.

Claims (7)

  1. 불순물 확산영역이 형성된 기판상에 일방향으로 복수개 형성되는 워드라인, 상기 복수개 워드라인 사이에 비아콘택홀을 형성하여 직삭각형의 영역을 갖는 액티브영역, 상기 액티브영역과 액티브영역 사이에 필드영역에 형성되어 상기 콘택홀의 중앙부분과 연결되도록 형성되는 비트라인, 상기 콘택홀 중앙부분을 통해 불순물 확산영역과 비트라인이 연결되도록 형성되는 비트라인 플러그, 상기 콘택홀 양측 부분을 통해 불순물 확산영역과 연결되도록 형성하는 복수개 캐패시터 플러그, 상기 복수개 커페시터 플러그와 연결되도록 형성하는 복수개커패시터를 포함하여 이루어짐을 특징으로 하는 반도체 메모리 소자의 구조.
  2. 제1항에 있어서, 비트라인은 스토리지 노드콘택부와 비어콘택부를 교차되지 않도록 형성됨을 특징으로 하는 반도체 메모리 소자의 구조.
  3. 활성영여과 필드영역이 정의된 기판상에 게이트전극과 불순물 확산영역을 형성하는 공정, 전면에 제1절연막을 형성하고 상기 불순물 확산영역의 제1절연막을 선택적으로 제거하여 플러그용 콘택홀을 형성하는 공정, 상기 콘택홀을 통해 불순물 확산영역과 연결되도록 비트라인 플러그와 커패시터 플러그를 형성하는 공정, 전면에 제2절연막을 증착하고 비트라인 플러그상의 제2절연막을 선택적으로 제거하여 비트라인 콘택홀을 형성하는 공정, 상기 콘택홀을 통해 비트라인 플러그와 연결되도록 비트라인을 형성하는 공정, 전면에 제3절연막을 증착하고 커패시터 플러그 상부의 제2, 제3절연막을 선택적으로 제거하여 스토리지 노드 콘택홀을 형성하는 공정,상기 콘택홀을 통해 커패시터 플러그와 연결되도록 스토리지 노드를 형성하는 공정, 상기 스토리지 노드상에 절연층과 반도체층을 형성하여 커패시터를 형성하는 공정, 상기 전면에 제4절연막, 에스오지(SOG) 절연막, 제5절연막을 차례로 형성하는 공정, 상기 전면에 워드라인 반도체층을 형성하고 선택적으로 식각하여 워드라인을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 메모리 소자의 제조방법.
  4. 제3항에 있어서, 비트라인 도전층과 커패시터 도전층 형성공정은 한번의 공정으로 동시에 형성됨을 특징으로 하는 반도체 메모리 소자의 제조방법.
  5. 제3항에 있어서, 제1절연막은 LDD(Lightly Doped Drain)용 산화막으로 형성됨을 특징으로 하는 반도체 메모리 소자의 제조방법.
  6. 제3항에 있어서, 제3절연막은 평탄화용 산화막으로 형성됨을 특징으로 하는 반도체 메모리 소자의 제조방법.
  7. 제3항에 있어서, 제4, 제5절연막은 화학증착법(CVD) 산화막으로 형성됨을 특징으로 하는 반도체 메모리 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940012997A 1994-06-09 1994-06-09 반도체 메모리 소자의 구조 및 제조방법 KR0147683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940012997A KR0147683B1 (ko) 1994-06-09 1994-06-09 반도체 메모리 소자의 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940012997A KR0147683B1 (ko) 1994-06-09 1994-06-09 반도체 메모리 소자의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR960002791A true KR960002791A (ko) 1996-01-26
KR0147683B1 KR0147683B1 (ko) 1998-08-01

Family

ID=19385002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012997A KR0147683B1 (ko) 1994-06-09 1994-06-09 반도체 메모리 소자의 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR0147683B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120287A (ko) * 2019-04-12 2020-10-21 대우산업주식회사 폐아스콘 재활용 플랜트 및 그에 사용되는 폐아스콘 재생 어셈블리

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576466B1 (ko) * 1998-12-30 2006-08-10 주식회사 하이닉스반도체 반도체소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120287A (ko) * 2019-04-12 2020-10-21 대우산업주식회사 폐아스콘 재활용 플랜트 및 그에 사용되는 폐아스콘 재생 어셈블리

Also Published As

Publication number Publication date
KR0147683B1 (ko) 1998-08-01

Similar Documents

Publication Publication Date Title
US5547893A (en) method for fabricating an embedded vertical bipolar transistor and a memory cell
US5977580A (en) Memory device and fabrication method thereof
KR100509210B1 (ko) Dram셀장치및그의제조방법
US4864464A (en) Low-profile, folded-plate dram-cell capacitor fabricated with two mask steps
US5240872A (en) Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
US5173752A (en) Semiconductor device having interconnection layer contacting source/drain regions
KR100195845B1 (ko) 반도체 메모리 디바이스
US5959319A (en) Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR0135067B1 (ko) 반도체 장치의 메모리셀 제조방법 및 구조
US5770510A (en) Method for manufacturing a capacitor using non-conformal dielectric
KR100310565B1 (ko) 반도체장치의제조방법및반도체장치
KR960039386A (ko) 반도체 기억 장치 및 그 제조 방법
US5262670A (en) Vertically stacked bipolar dynamic random access memory
US20020071320A1 (en) Memory cell configuration and method for fabricating it
KR100386455B1 (ko) 복합 반도체 메모리소자의 제조방법
KR960002791A (ko) 반도체 메모리 소자의 구조 및 제조방법
KR19990005921A (ko) 반도체 메모리 장치 및 그 제조 방법
TW346672B (en) Method for fabricating a semiconductor memory cell in a DRAM
KR100314802B1 (ko) 반도체소자제조방법
JP3354333B2 (ja) 半導体記憶装置
JPH0329186B2 (ko)
KR20000013402A (ko) 메모리 커패시터의 제조 방법
KR960006744B1 (ko) 비트선과 스토리지노드를 중첩시킨 반도체 메모리 소자 및 그 제조방법
JP3120633B2 (ja) 半導体記憶装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee